メモリ素子及びその製造方法

発明者： , , , ,
出願人/特許権者：
代理人 (1件)：服部雅紀
公報種別：公開公報
出願番号（国際出願番号）：特願2007-202739
公開番号（公開出願番号）：特開2008-042206
出願日： 2007年08月03日
公開日（公表日）： 2008年02月21日
要約：

【課題】積層構造を有するメモリ素子及びその製造方法を提供する。【解決手段】メモリ素子101は、基板100上に第1アクティブ領域105と、第1アクティブ領域105の第1及び第2側壁にそれぞれ隣接する基板上に位置する第1及び第2ソース/ドレイン領域150、152を含む。第1及び第2ソース/ドレイン領域150、152間の第1アクティブ領域105上には第1ゲート構造物132が配置される。第1及び第2ソース/ドレイン150、152間及び第1及び第2ソース/ドレイン150、152に隣接する部位には第1ゲート構造物132上に位置する第2アクティブ領域104aが具備される。第1ゲート構造物132上に位置する第2アクティブ領域104a上には第2ゲート構造物148が具備される。【選択図】図1

請求項（抜粋）：

基板上に第1アクティブ領域と、前記第1アクティブ領域の第1及び第2側壁に隣接する基板に位置する第1及び第2ソース/ドレイン領域と、前記第1及び第2ソース/ドレイン領域間の第1アクティブ領域上に配置される第1ゲート構造物と、前記第1及び第2ソース/ドレイン間及び前記第1及び第2ソース/ドレインに隣接する部位に具備される第1ゲート構造物上に位置する第2アクティブ領域と、前記第1ゲート構造物上に置かれた第2アクティブ領域上に具備される第2ゲート構造物と、を含むことを特徴とするメモリ素子。

IPC (4件)：

H01L 21/824 , H01L 29/788 , H01L 29/792 , H01L 27/115

FI (2件)：

H01L29/78 371 , H01L27/10 434

Fターム (32件)：

5F083EP02 , 5F083EP18 , 5F083EP22 , 5F083EP23 , 5F083EP62 , 5F083EP67 , 5F083ER21 , 5F083GA10 , 5F083GA27 , 5F083HA07 , 5F083JA04 , 5F083JA60 , 5F083LA01 , 5F083MA06 , 5F083MA16 , 5F083NA01 , 5F083PR40 , 5F083ZA21 , 5F083ZA28 , 5F101BA01 , 5F101BA45 , 5F101BB02 , 5F101BB05 , 5F101BB08 , 5F101BD09 , 5F101BD16 , 5F101BD30 , 5F101BD32 , 5F101BD35 , 5F101BE07 , 5F101BF05 , 5F101BH19

引用特許：

審査官引用 (7件)

特開平4-322472
不揮発性半導体記憶装置
公報種別：公開公報出願番号：特願2002-197062 出願人：株式会社ルネサステクノロジ
特開平4-334062

全件表示

前のページに戻る