半導体論理回路

発明者： , , ,
出願人/特許権者：
代理人 (1件)：田中正治
公報種別：公開公報
出願番号（国際出願番号）：特願平8-137127
公開番号（公開出願番号）：特開平9-321610
出願日： 1996年05月30日
公開日（公表日）： 1997年12月12日
要約：

【要約】【課題】多数の論理機能中の選択された1つの論理機能を、2つの主端子間で負性微分抵抗特性を呈する半導体素子を用いた1段構成で、高速に得る。【解決手段】 2つの主端子間で負性微分抵抗特性を呈する第1、第2及び第3の半導体素子の直列接続回路を有し、第2及び第3の半導体素子が、負性微分抵抗特性のピーク電流値を制御する第1、第2及び第3の制御端子を有し且つ第1及び第2の制御端子による負性微分抵抗特性のピーク電流値の制御率を互に異にし、直列接続回路の両端に交番電源電圧が印加され、第2及び第3の半導体素子の第1及び第2の制御端子から第1及び第2の信号入力端子が、第2及び第3の半導体素子の第3の制御端子から第3及び第4の信号入力端子が、第2及び第3の半導体素子の接続中点から信号出力端子がそれぞれ導出されている。

請求項（抜粋）：

第1及び第2の主端子を有し且つ上記第1及び第2の主端子間でピーク電流値をとる負性微分抵抗特性を有する電圧ー電流特性を呈する第1、第2及び第3の半導体素子が、それらの順に上記第1及び第2の主端子を用いて直列に接続されている半導体素子直列接続回路を有し、上記第2及び第3の半導体素子のそれぞれが、上記第1及び第2の主端子の外、第1、第2及び第3の制御端子を有し且つ上記第1または第2の主端子と上記第1、第2及び第3の制御端子のそれぞれとの間に印加する制御電圧に応じて上記負性微分抵抗特性のピーク電流値が制御される多端子半導体素子でなり、上記第2及び第3の半導体素子が、上記第1または第2の主端子と上記第1及び第2の制御端子のそれぞれとの間に制御電圧に応じて上記上記負性微分抵抗特性のピーク電流値が制御される、その制御率を互に異にするように内部設定され、上記半導体素子直列接続回路の両端が、交番電源電圧が印加される電源端子及びそれと対になる端子にそれぞれ接続され、上記第2及び第3の半導体素子の第1の制御端子から、それらに共通の第1の信号入力端子が導出され、上記第2及び第3の半導体素子の第2の制御端子から、それらに共通の第2の信号入力端子が導出され、上記第2及び第3の半導体素子の第3の制御端子から、第3及び第4の信号入力端子がそれぞれ導出され、上記第2及び第3の半導体素子の接続中点から、信号出力端子が導出されていることを特徴とする半導体論理回路。

IPC (5件)：

H03K 19/20 , H03K 17/687 , H03K 17/70 , H03K 19/0952 , H03K 19/10

FI (5件)：

H03K 19/20 , H03K 17/70 , H03K 19/10 , H03K 17/687 Z , H03K 19/094 Z

引用特許：

出願人引用 (5件)

半導体装置
公報種別：公開公報出願番号：特願平4-351114 出願人：日本電信電話株式会社
論理ゲート
公報種別：公開公報出願番号：特願平9-077267 出願人：日本電信電話株式会社
論理ゲート
公報種別：公開公報出願番号：特願平8-265987 出願人：日本電信電話株式会社

全件表示

前のページに戻る