特許
J-GLOBAL ID：200903090077143259
半導体装置及びその製造方法
発明者：
,
,
出願人/特許権者：
代理人 (1件)：
特許業務法人池内・佐藤アンドパートナーズ
公報種別：公開公報
出願番号（国際出願番号）：特願2002-193847
公開番号（公開出願番号）：特開2004-039816
出願日： 2002年07月02日
公開日（公表日）： 2004年02月05日
要約：
【課題】水素バリア膜の熱ストレス起因によるトランジスタ特性の変動及びコンタクトプラブの剥離による電気抵抗の上昇を防止した半導体装置及びその製造方法を提供する。【解決手段】半導体基板状に形成された、ソース領域、ドレイン領域1及びゲート2からなるトランジスタを覆うように下方より順に形成された第1の絶縁膜4、第2の絶縁膜5および第1の水素バリア膜6と、これらの膜を貫通して前記ソース領域またはドレイン領域1に接続されたコンタクトプラグ7と、それと接続するように第1の水素バリア膜6上に下方より順に形成された下部電極8、容量膜11、上部電極12とからなる容量素子とを備え、第1の絶縁膜4が第1の水素バリア膜6のストレスを緩和する機能を有する半導体装置。【選択図】 図1
請求項（抜粋）：
半導体基板上に形成された、ソース領域、ドレイン領域及びゲートからなるトランジスタと、前記トランジスタを覆うように前記半導体基板上に下方より順に形成された第1の絶縁膜および第1の水素バリア膜と、前記第1の水素バリア膜および第1の絶縁膜を貫通して前記ソース領域またはドレイン領域に接続されたコンタクトプラグと、前記コンタクトプラグと接続するように前記第1の水素バリア膜上に下方より順に形成された下部電極、絶縁性金属酸化物からなる容量膜、上部電極とからなる容量素子とを備え、前記第1の絶縁膜は前記第1の水素バリア膜のストレスを緩和する機能を有する絶縁膜からなる半導体装置。
IPC (1件)：
FI (1件)：
Fターム (20件)：
5F083AD21
, 5F083AD49
, 5F083FR02
, 5F083GA25
, 5F083GA27
, 5F083JA17
, 5F083JA19
, 5F083JA35
, 5F083JA38
, 5F083JA39
, 5F083JA43
, 5F083JA53
, 5F083JA56
, 5F083MA06
, 5F083MA17
, 5F083NA01
, 5F083PR21
, 5F083PR33
, 5F083PR34
, 5F083PR36
