特許
J-GLOBAL ID：200903090429884246
強誘電体メモリ装置
発明者：
,
,
出願人/特許権者：
代理人 (1件)：
岩橋 文雄 (外2名)
公報種別：公開公報
出願番号（国際出願番号）：特願2000-302215
公開番号（公開出願番号）：特開2002-110931
出願日： 2000年10月02日
公開日（公表日）： 2002年04月12日
要約：
【要約】【課題】 強誘電体メモリ装置のキャパシタ部に水素の侵入を防止し、水素によるキャパシタの劣化に起因する誤動作を防止する。【解決手段】 シリコン基板11の上に素子分離酸化膜12、コンタクトプラグ13を有する層間絶縁膜14、下部電極15aと強誘電体材料からなる容量絶縁膜15bと上部電極15cとからなる強誘電体キャパシタ15、導電性水素バリア膜16、コンタクトホール23を有する層間絶縁膜22、このコンタクトホールに形成された配線層17を形成することにより、強誘電体メモリ装置を構成する。この導電性水素バリア膜16は、TiAl合金やその窒化物、または、それら材料の一部を酸化させた膜を用いる。
請求項（抜粋）：
基板上に、下部電極と前記下部電極上に形成された強誘電体材料よりなる容量絶縁膜と前記容量絶縁膜上に形成された上部電極とを有する強誘電体キャパシタが形成され、前記上部電極上、あるいは、前記上部電極上及び前記上部電極と前記容量絶縁膜の側面を、導電性水素バリア性を有するTiAl合金又はTiAl合金の窒化物からなる膜で覆う構成を有する強誘電体メモリ装置。
Fターム (17件)：
5F083FR02
, 5F083GA09
, 5F083GA25
, 5F083JA14
, 5F083JA15
, 5F083JA33
, 5F083JA36
, 5F083JA38
, 5F083JA39
, 5F083JA40
, 5F083JA56
, 5F083MA06
, 5F083MA17
, 5F083NA08
, 5F083PR22
, 5F083PR34
, 5F083PR40
