特許
J-GLOBAL ID：200903090493741670

半導体集積回路装置

発明者：
名倉 徹

名倉 徹 について

, 
上田 公大

上田 公大 について


出願人/特許権者：
三菱電機株式会社

三菱電機株式会社 について


代理人 (1件)： 深見 久郎 (外3名)
公報種別：公開公報
出願番号（国際出願番号）：特願平10-239928
公開番号（公開出願番号）：特開2000-012788
出願日： 1998年08月26日
公開日（公表日）： 2000年01月14日
要約：
【要約】【課題】 複数の独立した電源配線によって駆動されるゲートアレイ領域を有する半導体集積回路装置において、静電保護回路を効率的なレイアウウトで構成する。【解決手段】 ゲートアレイ構成の出力バッファ用トランジスタ群20の各トランジスタを電気的に分離する構成を用いて各トランジスタのボディ電位を独立なものとする。これらのトランジスタをダイオード接続して電源間に接続する。これにより、出力バッファ用トランジスタ群の未使用素子を、独立した電源配線間に電源配線同士を短絡させることなく接続して、有効な静電保護回路を形成することが可能となる。
請求項（抜粋）：
半導体基板上に形成される半導体集積回路装置であって、第1の電源電位を供給する第1および第2の電源配線と、前記第1の電源電位よりも低い第2の電源電位を供給する第3および第4の電源配線と、外部との間で信号を授受を行う複数の入出力端子と、前記半導体基板の主表面上に形成され、前記第1および第3の電源配線から電源電位を供給される第1のトランジスタ群とを備え、前記第1のトランジスタ群は、前記入出力端子に与えられた信号に応じて所定の処理を行い対応するデータ信号を出力する内部回路を形成する複数のトランジスタを含み、前記半導体基板の主表面上に形成され、前記第2および第4の電源配線から電源電位を供給され、各々が同一のトランジスタサイズを有する複数のトランジスタを含む第2のトランジスタ群をさらに備え、前記第2のトランジスタ群は、前記入出力端子のうち前記データ信号を出力する入出力端子と前記内部回路との間に設けられ、前記データ信号をバッファ処理する出力バッファを形成する第1のトランジスタサブグループと、前記入出力端子と前記第2および第4の電源配線のいずれかとの間に発生するサージから前記出力バッファおよび前記内部回路を保護する第1の保護回路を形成する第2のトランジスタサブグループと、前記第1の電源配線と前記第2の電源配線との間および前記第3の電源配線と前記第4の電源配線との間に設けられる第2の保護回路を形成する第3のトランジスタサブグループとを含み、前記第2の保護回路は、前記入出力端子と前期第1および第3の電源配線のいずれかとの間に発生するサージから前記内部回路を保護する、半導体集積回路装置。
IPC (4件)：
H01L 27/06 ,  H01L 27/118 ,  H01L 27/04 ,  H01L 21/822
FI (3件)：
H01L 27/06 311 B ,  H01L 21/82 M ,  H01L 27/04 D
Fターム (42件)：
5F038AV04 ,  5F038AV06 ,  5F038BH04 ,  5F038BH05 ,  5F038BH07 ,  5F038BH13 ,  5F038CA04 ,  5F038CD05 ,  5F038CD19 ,  5F038EZ01 ,  5F038EZ06 ,  5F038EZ08 ,  5F038EZ20 ,  5F048AA01 ,  5F048AA02 ,  5F048AB02 ,  5F048AB05 ,  5F048AC03 ,  5F048BA01 ,  5F048BA16 ,  5F048BB05 ,  5F048BB08 ,  5F048BE03 ,  5F048BF06 ,  5F048BF16 ,  5F048BG12 ,  5F048CC06 ,  5F048CC09 ,  5F048CC13 ,  5F048CC15 ,  5F048CC16 ,  5F048CC19 ,  5F064AA03 ,  5F064BB40 ,  5F064CC12 ,  5F064CC21 ,  5F064DD01 ,  5F064DD33 ,  5F064EE35 ,  5F064EE42 ,  5F064FF22 ,  5F064FF24
引用特許：
審査官引用 (11件)
全件表示

前のページに戻る

TOP

BOTTOM