電界効果トランジスタ

発明者： , ,
出願人/特許権者：
代理人 (1件)：鈴江武彦 (外6名)
公報種別：公開公報
出願番号（国際出願番号）：特願平11-186341
公開番号（公開出願番号）：特開2001-015741
出願日： 1999年06月30日
公開日（公表日）： 2001年01月19日
要約：

【要約】【課題】オン抵抗の低抵抗化と高耐圧化とを併せて実現可能なダブルリサーフ構造を有する電界効果トランジスタを提供する。【解決手段】p型の半導体活性層11の表面にn型のドリフト層13とp型のベース層15とが互いに隣接するように形成される。ドリフト層13の表面には、n+ 型のドレイン層17とp型のリサーフ層19とが形成される。ベース層15の表面には、n+ 型のソース層21とp+ 型のコンタクト層23とが互いに隣接するように形成される。ドリフト層13とソース層21とで挟まれたベース層15の領域の上にはゲート絶縁膜31を介してゲート電極33が配設される。リサーフ層19はドレイン層17側からベース層15側に向かって漸進的にp型のキャリア不純物のドーズ量が高くなるように設定される。

請求項（抜粋）：

第2導電型の半導体活性層の表面に選択的に形成された第1導電型のドリフト層及び第2導電型のベース層と、前記ドリフト層の表面に形成された第1導電型のドレイン層と、前記ベース層と前記ドレイン層との間に挟まれるように前記ドリフト層の表面に形成された第2導電型の電界緩和層と、前記ドリフト層に対して間隔をおくように前記ベース層の表面に形成された第1導電型のソース層と、前記ドリフト層と前記ソース層とで挟まれた前記ベース層の領域の上にゲート絶縁膜を介して形成されたゲート電極と、前記ドレイン層及び前記ソース層に夫々電気的に接続されたドレイン電極及びソース電極と、を具備し、前記電界緩和層は、前記ドレイン層側の方が前記ベース層側よりも第2導電型のキャリア不純物のドーズ量が低い領域を有することを特徴とする電界効果トランジスタ。

IPC (2件)：

H01L 29/78 , H01L 29/786

FI (3件)：

H01L 29/78 301 X , H01L 29/78 301 W , H01L 29/78 616 S

Fターム (18件)：

5F040DA20 , 5F040DA22 , 5F040EB01 , 5F040EB12 , 5F040EB13 , 5F040ED09 , 5F040EE05 , 5F040EM06 , 5F110AA13 , 5F110BB12 , 5F110CC02 , 5F110DD05 , 5F110DD13 , 5F110GG02 , 5F110GG12 , 5F110GG22 , 5F110HM02 , 5F110HM12

引用特許：

審査官引用 (8件)

半導体装置及びその製造方法
公報種別：公開公報出願番号：特願平9-004918 出願人：富士電機株式会社
半導体装置及び半導体装置の製造方法
公報種別：公開公報出願番号：特願平9-029335 出願人：三洋電機株式会社
半導体装置
公報種別：公開公報出願番号：特願平6-096929 出願人：新電元工業株式会社

全件表示

前のページに戻る