特許
J-GLOBAL ID:200903090533003022

半導体装置及びこれを用いた電源システム

発明者:
出願人/特許権者:
代理人 (1件): 作田 康夫
公報種別:公開公報
出願番号(国際出願番号):特願2001-167560
公開番号(公開出願番号):特開2002-368220
出願日: 2001年06月04日
公開日(公表日): 2002年12月20日
要約:
【要約】【課題】縦形パワーMOSFETのオン抵抗と容量低減とDC/DC電源回路の効率向上。【解決手段】半導体チップの第1面に形成されているシリコン溝上にゲート電極6,7,ゲート酸化膜5,ソース領域4,チャネル拡散領域3を設け、n型エピタキシャル領域2をドレイン領域とする縦形のトレンチパワーMOSFETにおいて、前記ゲート電極の最大幅(L2)より前記チャネル拡散層で挟まれるゲート電極層領域の最小幅(L3)を20%以上狭くして低容量で低オンのトレンチパワーMOSFETを実現する。
請求項(抜粋):
半導体チップの第1面に形成されているシリコン溝上にゲート電極が設けられ、前記シリコン溝に沿ってゲート酸化膜が設けられ、前記シリコン溝の外側で前記ゲート酸化膜に隣接して第1導電型のソース領域と2導電型のチャネル拡散領域と第1導電型のドレイン領域とが設けてあって、前記ゲート電極の最大幅に比べ前記チャネル拡散層で挟まれるゲート電極層領域の最小幅のほうが20%以上狭いことを特徴とする半導体装置。
IPC (7件):
H01L 29/78 653 ,  H01L 29/78 652 ,  H01L 29/78 ,  H01L 29/78 656 ,  H01L 21/822 ,  H01L 27/04 ,  H02M 3/155
FI (8件):
H01L 29/78 653 A ,  H01L 29/78 652 B ,  H01L 29/78 652 G ,  H01L 29/78 652 K ,  H01L 29/78 656 B ,  H02M 3/155 T ,  H01L 27/04 B ,  H01L 27/04 H
Fターム (18件):
5F038AZ04 ,  5F038BB01 ,  5F038BB06 ,  5F038BG03 ,  5F038BH05 ,  5F038DF01 ,  5F038DF04 ,  5F038EZ20 ,  5H730AA14 ,  5H730AS01 ,  5H730AS19 ,  5H730BB13 ,  5H730BB57 ,  5H730DD04 ,  5H730DD15 ,  5H730EE08 ,  5H730EE10 ,  5H730ZZ15
引用特許:
審査官引用 (6件)
全件表示

前のページに戻る