情報処理装置および方法

発明者： , , , , , , ,
出願人/特許権者：
代理人 (1件)：稲本義雄
公報種別：公開公報
出願番号（国際出願番号）：特願2000-035379
公開番号（公開出願番号）：特開2001-224044
出願日： 2000年02月14日
公開日（公表日）： 2001年08月17日
要約：

【要約】【課題】データをシャフリングに適した配置で記憶させる。【解決手段】画素データのYデータは、一旦、シャフリングの為にメモリに記憶される。Yピクセルカウンタ143は、Yデータの画素数を走査線の始点からカウントし、Yラインカウンタ144は、Yデータの走査線が1本終了する毎に、メモリ内でのアドレスを所定量だけ加算する。ラインアドレス発生回路145は、ライン内のYデータのアドレスを発生する。加算器146は、ラインアドレス発生回路145により発生されたラインのアドレスと、Yピクセルカウンタ143により発生されたライン内のアドレスとを加算することにより、Yデータのメモリ内に書き込む際のアドレスを発生する。

請求項（抜粋）：

画素データをシャフリングして出力する情報処理装置において、前記画素データを書き込むバンクと、書き込まれた前記画素データを読み出すバンクとを交互に切り換える切り換え手段と、前記画素データをカウントし、ライン内のアドレスを決定する第1の決定手段と、前記第1の決定手段によりカウントされた値が、所定値になる毎にカウントし、ラインのアドレスを決定する第2の決定手段と、前記第1の決定手段と前記第2の決定手段により決定された前記アドレスを加算することにより生成されるアドレスに基づき、前記画素データを、前記切り換え手段により書き込み用に切り換えられているバンクに書き込む書き込み手段と、前記画素データをカウントし、ブロック内のアドレスを決定する第3の決定手段と、前記第3の決定手段によりカウントされた値が、所定の値になる毎にカウントし、ブロックのアドレスを決定する第4の決定手段と、前記第4の決定手段によりカウントされた値が、所定の値になる毎にカウントし、セグメントのアドレスを決定する第5の決定手段と、前記第3の決定手段、前記第4の決定手段、および前記第5の決定手段により決定された、それぞれのアドレスを加算することにより生成されるアドレスに基づき、前記画素データを、前記切り換え手段により、読み出し用のバンクに切り換えられているバンクから読み出す読み出し手段とを含むことを特徴とする情報処理装置。

IPC (3件)：

H04N 11/04 , H04N 7/24 , H04N 9/80

FI (3件)：

H04N 11/04 Z , H04N 7/13 A , H04N 9/80 Z

Fターム (46件)：

5C055AA06 , 5C055DA01 , 5C055EA02 , 5C055EA04 , 5C055HA31 , 5C057AA03 , 5C057AA06 , 5C057BB01 , 5C057EA02 , 5C057EA06 , 5C057EA07 , 5C057EG01 , 5C057EK04 , 5C057EL01 , 5C057EM00 , 5C057EN03 , 5C057GC09 , 5C057GC10 , 5C057GF01 , 5C057GG06 , 5C057GG07 , 5C057GH03 , 5C057GH06 , 5C057GJ01 , 5C057GJ03 , 5C059KK08 , 5C059LB05 , 5C059LB15 , 5C059MA00 , 5C059MA28 , 5C059MC38 , 5C059ME01 , 5C059PP01 , 5C059PP04 , 5C059PP16 , 5C059RF21 , 5C059SS11 , 5C059TA76 , 5C059TB08 , 5C059TC02 , 5C059TC10 , 5C059TD12 , 5C059UA02 , 5C059UA05 , 5C059UA11 , 5C059UA36

引用特許：

出願人引用 (13件)

メモリ制御装置
公報種別：公開公報出願番号：特願平7-001289 出願人：三菱電機株式会社
メモリコントロール装置
公報種別：公開公報出願番号：特願平4-125737 出願人：オリンパス光学工業株式会社
特開昭63-215278

全件表示

前のページに戻る