特許
J-GLOBAL ID:200903075229336466

情報処理装置、および情報処理方法

発明者:
出願人/特許権者:
代理人 (1件): 稲本 義雄
公報種別:公開公報
出願番号(国際出願番号):特願2000-033266
公開番号(公開出願番号):特開2001-223594
出願日: 2000年02月10日
公開日(公表日): 2001年08月17日
要約:
【要約】【課題】 回路規模を小さくしたまま、情報量を制御して、符号化する。【解決手段】 ブロックシャッフル回路102は、符号化するデータを分割して、分割に基づいた所定の並びのデータを供給する。ADRC符号化回路103は、ブロックシャッフル回路102から分割して供給されるデータを基に、符号化によって所定の期間に発生する情報量が所定の値以下になるように、データに対するビット数の割り当てを決定する閾値を選択する。ADRC符号化回路103は、 ブロックシャッフル回路102から供給されるデータを、決定した閾値で、 ブロックシャッフル回路102により分割された範囲に異なるビット数を割り当てて、符号化する。
請求項(抜粋):
所定の期間に発生する情報量を制御しながらデータを符号化する情報処理装置において、供給される前記データを基に、符号化によって所定の期間に発生する情報量が所定の値以下になるように、前記データに対するビット数の割り当てを決定する閾値を選択する閾値選択手段と、前記閾値選択手段から供給される前記閾値に基づいて、前記データに異なるビット数を割り当てて、符号化する符号化手段と、前記データを記憶する記憶手段と、前記記憶手段に記憶されているデータを所定の並びで読み出して、前記閾値選択手段と前記符号化手段に異なるタイミングで供給するデータ供給手段とを含むことを特徴とする情報処理装置。
IPC (3件):
H03M 7/30 ,  H03M 7/40 ,  H04N 7/30
FI (3件):
H03M 7/30 Z ,  H03M 7/40 ,  H04N 7/133 Z
Fターム (37件):
5C059KK08 ,  5C059LA05 ,  5C059LA07 ,  5C059LB05 ,  5C059LB12 ,  5C059LB15 ,  5C059MA28 ,  5C059MC15 ,  5C059MC38 ,  5C059NN23 ,  5C059PP16 ,  5C059PP26 ,  5C059PP27 ,  5C059RB02 ,  5C059RF21 ,  5C059SS11 ,  5C059TA60 ,  5C059TC18 ,  5C059TD12 ,  5C059UA02 ,  5C059UA05 ,  5C059UA32 ,  5C059UA34 ,  5C059UA36 ,  5J064AA04 ,  5J064BA09 ,  5J064BA15 ,  5J064BB04 ,  5J064BC01 ,  5J064BC02 ,  5J064BC06 ,  5J064BC07 ,  5J064BC12 ,  5J064BC22 ,  5J064BC24 ,  5J064BC25 ,  5J064BD02
引用特許:
出願人引用 (6件)
全件表示
審査官引用 (6件)
全件表示

前のページに戻る