特許
J-GLOBAL ID：200903090878330492

半導体装置およびその製造方法

発明者：
脇坂 伸治

脇坂 伸治 について

, 
定別当 裕康

定別当 裕康 について


出願人/特許権者：
カシオ計算機株式会社

カシオ計算機株式会社 について


代理人 (1件)： 花輪 義男
公報種別：公開公報
出願番号（国際出願番号）：特願2003-379547
公開番号（公開出願番号）：特開2005-142466
出願日： 2003年11月10日
公開日（公表日）： 2005年06月02日
要約：
【課題】 小さい実装面積を維持しながら一層の薄型化を図ることができ、かつ、接続部の強度上の信頼性を確保することができるようにする。【解決手段】 第1の半導体構成体4は、ベース板1上に搭載され、周囲を絶縁材16により上面を上層絶縁膜17により覆われて密封状態とされており、上層絶縁膜17上に形成された上層再配線20、24と前記ベース板1下に下層絶縁膜31、34を介して形成された下層再配線33、37が上下導通材43により接続され、下層再配線31、34に接続された第2の半導体構成体40が表出して搭載されている。【選択図】 図1
請求項（抜粋）：
ベース板上に搭載し、周囲を絶縁材により上面を上層絶縁膜により覆うことにより複数の外部接続用電極を有する第1の半導体構成体を密封状態となし、前記上層絶縁膜上に上層再配線を設け、前記ベース板上に直接、あるいは下層絶縁膜を介して下層再配線を設け、少なくとも前記上層再配線または前記下層再配線のいずれかに第2の半導体構成体を接続して実装したことを特徴とする半導体装置。
IPC (5件)：
H01L25/10 ,  H01L21/3205 ,  H01L23/12 ,  H01L25/11 ,  H01L25/18
FI (3件)：
H01L25/14 Z ,  H01L21/88 T ,  H01L23/12 N
Fターム (13件)：
5F033GG03 ,  5F033HH11 ,  5F033HH18 ,  5F033JJ11 ,  5F033JJ18 ,  5F033KK08 ,  5F033MM05 ,  5F033PP15 ,  5F033PP27 ,  5F033PP28 ,  5F033RR04 ,  5F033RR22 ,  5F033VV07
引用特許：
出願人引用 (2件) 審査官引用 (8件)
全件表示

前のページに戻る

TOP

BOTTOM