特許
J-GLOBAL ID：200903090989542510

回路基板及びその製造方法

発明者：
上野 崇

上野 崇 について

, 
望月 卓

望月 卓 について


出願人/特許権者：
デプト株式会社

デプト株式会社 について


代理人 (2件)： 柳瀬 睦肇 ,  渡部 温
公報種別：公開公報
出願番号（国際出願番号）：特願2003-392729
公開番号（公開出願番号）：特開2005-158887
出願日： 2003年11月21日
公開日（公表日）： 2005年06月16日
要約：
【課題】 基板とCu膜との密着性を十分に確保できる回路基板及びその製造方法を提供する。【解決手段】 本発明に係る回路基板は、基板1と、前記基板1上に形成されたCu合金薄膜2と、前記Cu合金薄膜2上に形成された膜厚が300nm以上30μm以下のCu鍍金膜3と、を具備し、前記Cu合金薄膜2は、Cuを主成分とし、Ti、Mo、Ni、Al及びAgからなる群から選ばれた少なくとも1種類の元素を合計で0.5〜5.0wt%含有してなる合金からなり、膜厚が5nm以上1μm以下であることを特徴とする。これにより、基板とCu膜との密着性を十分に確保できる【選択図】 図1
請求項（抜粋）：
基板と、 前記基板上に形成された薄膜と、 を具備する回路基板であって、 前記薄膜は、Cuを主成分とし、Ti、Mo、Ni、Al及びAgからなる群から選ばれた少なくとも1種類の元素を合計で0.5〜5.0wt%含有してなる合金からなることを特徴とする回路基板。
IPC (3件)：
H05K3/38 ,  H05K1/09 ,  H05K3/46
FI (4件)：
H05K3/38 C ,  H05K1/09 B ,  H05K1/09 C ,  H05K3/46 S
Fターム (46件)：
4E351AA03 ,  4E351AA04 ,  4E351AA05 ,  4E351AA07 ,  4E351BB01 ,  4E351BB32 ,  4E351BB35 ,  4E351CC03 ,  4E351DD04 ,  4E351DD05 ,  4E351DD10 ,  4E351DD11 ,  4E351DD17 ,  4E351DD19 ,  4E351DD21 ,  4E351GG01 ,  5E343AA17 ,  5E343AA18 ,  5E343AA19 ,  5E343AA23 ,  5E343BB16 ,  5E343BB24 ,  5E343BB25 ,  5E343BB28 ,  5E343BB35 ,  5E343BB39 ,  5E343BB44 ,  5E343DD25 ,  5E343GG02 ,  5E343GG08 ,  5E343GG20 ,  5E346AA15 ,  5E346AA35 ,  5E346CC09 ,  5E346CC10 ,  5E346CC14 ,  5E346CC16 ,  5E346CC32 ,  5E346CC34 ,  5E346CC35 ,  5E346CC37 ,  5E346CC39 ,  5E346DD17 ,  5E346GG22 ,  5E346HH11 ,  5E346HH26
引用特許：
審査官引用 (9件)
全件表示

前のページに戻る

TOP

BOTTOM