特許
J-GLOBAL ID:200903091446364481
半導体装置及びその製造方法
発明者:
出願人/特許権者:
代理人 (1件):
若林 忠 (外4名)
公報種別:公開公報
出願番号(国際出願番号):特願平9-326228
公開番号(公開出願番号):特開平11-163328
出願日: 1997年11月27日
公開日(公表日): 1999年06月18日
要約:
【要約】【課題】チャネル長をゲート寸法に依存することなく、リソグラフィーで形成可能な最小寸法よりさらに微細化し、かつゲート酸化膜の信頼性の低下を防止し得る半導体装置及びその製造方法を提供する。【解決手段】MOS型半導体装置において、ゲート電極の下部に、リソグラフィー技術で形成可能な最小寸法よりも微細に形成したチャネル部拡散層を有し、チャネル部以外のゲート電極の下部にはLDD拡散層を有することを特徴とする。
請求項(抜粋):
MOS型半導体装置において、ゲート電極の下部に、リソグラフィー技術で形成可能な最小寸法よりも微細に形成したチャネル部拡散層を有し、チャネル部以外のゲート電極の下部にはLDD拡散層を有することを特徴とする、MOS型半導体装置。
IPC (2件):
FI (2件):
H01L 29/78 301 L
, H01L 29/78 301 P
引用特許:
審査官引用 (10件)
-
特開平4-010553
-
半導体装置の製造方法
公報種別:公開公報
出願番号:特願平6-225891
出願人:日本電気株式会社
-
メモリ素子の製造方法
公報種別:公開公報
出願番号:特願平6-244949
出願人:エルジイ・セミコン・カンパニイ・リミテッド
全件表示
前のページに戻る