特許
J-GLOBAL ID:200903091629818406
半導体装置およびその製造方法
発明者:
出願人/特許権者:
代理人 (1件):
井上 一 (外2名)
公報種別:公開公報
出願番号(国際出願番号):特願平11-355889
公開番号(公開出願番号):特開2000-286383
出願日: 1999年12月15日
公開日(公表日): 2000年10月13日
要約:
【要約】【課題】 キャパシタ、特に大容量で占有スペースの大きいキャパシタに好適に適用される半導体装置およびその製造方法を提供する。【解決手段】 半導体装置は、シリコン基板10の上に静電容量部100が形成されている。静電容量部100は、複数の単位静電容量部21に分割され、該単位静電容量部21の相互は分離絶縁層20によって区画されている。各単位静電容量部21は、シリコン基板10内に形成された不純物拡散層からなる第1の電極層と、導電性ポリシリコン層からなる第2の電極層と、第1の電極層および第2の電極層の間に配置された酸化シリコン層からなる誘電体層とを有する。各単位静電容量部21は、接続部41によって並列に接続されている。
請求項(抜粋):
半導体基板の上に静電容量部が形成され、前記静電容量部は、複数の単位静電容量部に分割され、該単位静電容量部の相互は分離層によって区画され、各前記単位静電容量部は、第1の電極層と、第2の電極層と、該第1の電極層および該第2の電極層の間に配置された誘電体層とを含む、半導体装置。
IPC (2件):
Fターム (8件):
5F038AC03
, 5F038AC05
, 5F038AC15
, 5F038AR27
, 5F038BH01
, 5F038BH17
, 5F038CA09
, 5F038EZ20
引用特許:
審査官引用 (14件)
-
特開昭54-032086
-
特開平4-111462
-
MOS型キャパシタおよびその形成方法
公報種別:公開公報
出願番号:特願平8-198161
出願人:三菱電機株式会社
-
特開平2-076251
-
特開昭57-147266
-
容量素子の製造方法
公報種別:公開公報
出願番号:特願平5-044338
出願人:日本電信電話株式会社
-
特開昭54-032086
-
特開平4-111462
-
特開平2-076251
-
特開昭57-147266
-
半導体装置
公報種別:公開公報
出願番号:特願平9-122289
出願人:日本電気株式会社
-
集積されたコンパクトなコンデンサと抵抗/インダクタの構成
公報種別:公開公報
出願番号:特願平7-212125
出願人:インターナショナル・ビジネス・マシーンズ・コーポレイション
-
半導体装置
公報種別:公開公報
出願番号:特願平7-025901
出願人:ソニー株式会社
-
半導体集積回路装置とその製造方法
公報種別:公開公報
出願番号:特願平3-244430
出願人:株式会社リコー
全件表示
前のページに戻る