特許
J-GLOBAL ID：200903091652499130

半導体装置およびその製造方法

発明者：
梅村 信彰

梅村 信彰 について


出願人/特許権者：
株式会社ルネサステクノロジ

株式会社ルネサステクノロジ について


代理人 (1件)： 筒井 大和
公報種別：公開公報
出願番号（国際出願番号）：特願2002-151301
公開番号（公開出願番号）：特開2003-347522
出願日： 2002年05月24日
公開日（公表日）： 2003年12月05日
要約：
【要約】【課題】 SOI基板の反りを抑制して半導体装置の製造歩留まりを向上する。【解決手段】 第1半導体基板3および第2半導体基板4を結晶方位が互いにずれるように貼り合わせることによりベース基板5を形成する。それから、表面に酸化シリコン膜が形成されたボンド基板をベース基板5に貼り合わせる。そして、ベース基板5上に酸化シリコン膜およびボンド基板の一部が残存するようにボンド基板を研磨する。これにより、ベース基板5上にBOX層11およびSOI層12が形成されたSOI基板10が製造される。その後、SOI基板10に半導体素子を形成して半導体装置が製造される。
請求項（抜粋）：
第1半導体基板および第2半導体基板を含む複数の半導体基板を前記第1半導体基板の結晶方位と前記第2半導体基板の結晶方位とが互いにずれるように貼り合わせることにより形成された第3半導体基板、および、前記第3半導体基板に形成された半導体素子、を具備することを特徴とする半導体装置。
IPC (5件)：
H01L 27/12 ,  H01L 21/02 ,  H01L 21/336 ,  H01L 27/08 331 ,  H01L 29/786
FI (4件)：
H01L 27/12 B ,  H01L 21/02 B ,  H01L 27/08 331 E ,  H01L 29/78 627 D
Fターム (40件)：
5F048AA07 ,  5F048AC04 ,  5F048BA10 ,  5F048BA16 ,  5F048BB05 ,  5F048BC16 ,  5F048BE03 ,  5F048BF11 ,  5F048BG14 ,  5F110AA26 ,  5F110BB04 ,  5F110CC02 ,  5F110DD05 ,  5F110DD06 ,  5F110DD13 ,  5F110DD24 ,  5F110EE01 ,  5F110EE04 ,  5F110EE09 ,  5F110EE15 ,  5F110EE31 ,  5F110FF02 ,  5F110FF23 ,  5F110GG02 ,  5F110GG12 ,  5F110GG32 ,  5F110HJ01 ,  5F110HJ13 ,  5F110HL03 ,  5F110HL04 ,  5F110HL06 ,  5F110HL23 ,  5F110HM15 ,  5F110NN02 ,  5F110NN23 ,  5F110NN35 ,  5F110NN62 ,  5F110NN65 ,  5F110QQ11 ,  5F110QQ17
引用特許：
審査官引用 (14件)
全件表示

前のページに戻る

TOP

BOTTOM