特許
J-GLOBAL ID：200903091859448888

出力回路、およびこれを搭載した半導体装置

発明者：
長島 和人

長島 和人 について


出願人/特許権者：
株式会社日立製作所

株式会社日立製作所 について


代理人 (1件)： 筒井 大和
公報種別：公開公報
出願番号（国際出願番号）：特願2001-028810
公開番号（公開出願番号）：特開2002-231825
出願日： 2001年02月05日
公開日（公表日）： 2002年08月16日
要約：
【要約】【課題】 活線挿抜に対応しつつ、通常使用時に常にウェル領域の電位を確定してこれを安定させ、MOSトランジスタの出力電流を安定化することができる出力回路、およびこれを搭載した半導体装置を提供する。【解決手段】 小振幅・CMOS型出力回路であって、出力部に活線挿抜対応改良型フローティングウェル回路を含み、2組のCMOS型のPMOSトランジスタ1,3とNMOSトランジスタ2,4からなる入力部と、この入力部の出力に接続される、NMOSトランジスタ5,9,11、PMOSトランジスタ6,7,8,10,12,13からなる出力部とを有し、活線挿抜時にはPMOSトランジスタ10がOFFして電源電位VDDとN型ウェル領域20とが接続されず、通常使用時にはPMOSトランジスタ10がONして電源電位VDDとN型ウェル領域20とが接続されるように構成されている。
請求項（抜粋）：
通常使用時に第2導電型ウェル領域を第1の電位に充電する第1の第1導電型トランジスタと、前記第1の第1導電型トランジスタのゲート電位を制御する第2の第1導電型トランジスタおよび第3の第2導電型トランジスタとを有するフローティングウェル回路を備え、活線挿抜時には前記第2の第1導電型トランジスタがOFFして前記第1の電位と前記第2導電型ウェル領域とが接続されず、通常使用時には前記第2の第1導電型トランジスタがONして前記第1の電位と前記第2導電型ウェル領域とが接続されることを特徴とする出力回路。
IPC (3件)：
H01L 21/8238 ,  H01L 27/092 ,  H03K 19/0175
FI (3件)：
H01L 27/08 321 B ,  H01L 27/08 321 L ,  H03K 19/00 101 F
Fターム (11件)：
5F048AB07 ,  5F048AC03 ,  5F048BA01 ,  5F048BE09 ,  5J056AA04 ,  5J056BB24 ,  5J056CC00 ,  5J056DD29 ,  5J056EE11 ,  5J056FF08 ,  5J056GG09
引用特許：
審査官引用 (8件)
全件表示

前のページに戻る

TOP

BOTTOM