特許
J-GLOBAL ID：200903091881405424

半導体装置およびその作製方法

発明者：
秋元 健吾

秋元 健吾 について


出願人/特許権者：
株式会社半導体エネルギー研究所

株式会社半導体エネルギー研究所 について


公報種別：公開公報
出願番号（国際出願番号）：特願2006-304812
公開番号（公開出願番号）：特開2007-165861
出願日： 2006年11月10日
公開日（公表日）： 2007年06月28日
要約：
【課題】ZnO半導体膜を用い、ソース電極及びドレイン電極にn型又はp型の不純物を添加したZnO膜を用いたときでも欠陥や不良が生じない半導体装置及びその作製方法を提供する。【解決手段】ゲート電極3上の酸化珪素膜又は酸化窒化珪素膜からなるゲート絶縁膜5と、前記ゲート絶縁膜上のAl膜又はAl合金膜11aと、前記Al膜又はAl合金膜11a上のn型又はp型の不純物が添加されたZnO膜11bと、前記n型又はp型の不純物が添加されたZnO膜11b上及び前記ゲート絶縁膜5上のZnO半導体膜13とを有する。【選択図】図1
請求項（抜粋）：
ゲート電極上の酸化珪素膜又は酸化窒化珪素膜からなるゲート絶縁膜と、 前記ゲート絶縁膜上のAl膜又はAl合金膜と、 前記Al膜又はAl合金膜上のn型又はp型の不純物が添加されたZnO膜と、 前記n型又はp型の不純物が添加されたZnO膜上及び前記ゲート絶縁膜上のZnO半導体膜とを有することを特徴とする半導体装置。
IPC (4件)：
H01L 29/786 ,  H01L 21/336 ,  H01L 29/417 ,  H01L 21/28
FI (6件)：
H01L29/78 618B ,  H01L29/78 616U ,  H01L29/78 627C ,  H01L29/78 616V ,  H01L29/50 M ,  H01L21/28 301R
Fターム (70件)：
4M104AA09 ,  4M104BB02 ,  4M104BB04 ,  4M104BB14 ,  4M104BB16 ,  4M104BB17 ,  4M104BB18 ,  4M104BB36 ,  4M104BB40 ,  4M104CC05 ,  4M104DD34 ,  4M104DD37 ,  4M104DD43 ,  4M104DD64 ,  4M104DD65 ,  4M104EE03 ,  4M104FF13 ,  4M104GG09 ,  4M104GG10 ,  4M104GG14 ,  4M104HH15 ,  5F110AA30 ,  5F110BB01 ,  5F110BB02 ,  5F110CC03 ,  5F110CC05 ,  5F110DD01 ,  5F110DD02 ,  5F110DD13 ,  5F110DD14 ,  5F110DD15 ,  5F110DD25 ,  5F110EE02 ,  5F110EE03 ,  5F110EE04 ,  5F110EE06 ,  5F110EE09 ,  5F110EE43 ,  5F110EE44 ,  5F110FF02 ,  5F110FF04 ,  5F110FF09 ,  5F110FF28 ,  5F110FF29 ,  5F110GG01 ,  5F110GG24 ,  5F110GG43 ,  5F110HK01 ,  5F110HK03 ,  5F110HK04 ,  5F110HK06 ,  5F110HK21 ,  5F110HK22 ,  5F110HK24 ,  5F110HK33 ,  5F110NN02 ,  5F110NN03 ,  5F110NN04 ,  5F110NN22 ,  5F110NN23 ,  5F110NN24 ,  5F110NN27 ,  5F110NN34 ,  5F110NN35 ,  5F110NN71 ,  5F110NN72 ,  5F110NN73 ,  5F110QQ04 ,  5F110QQ05 ,  5F110QQ09
引用特許：
出願人引用 (8件)
全件表示
審査官引用 (7件)
全件表示

前のページに戻る

TOP

BOTTOM