特許
J-GLOBAL ID:200903092500278304
半導体記憶装置
発明者:
,
出願人/特許権者:
代理人 (1件):
伊丹 勝
公報種別:公開公報
出願番号(国際出願番号):特願2005-090860
公開番号(公開出願番号):特開2006-277786
出願日: 2005年03月28日
公開日(公表日): 2006年10月12日
要約:
【課題】 チップ内で効率的にエラービット検出を行うことを可能とした半導体記憶装置を提供する。 【解決手段】 半導体記憶装置は、複数のメモリセルが配列されたメモリセルアレイと、前記メモリセルアレイのデータ読み出しを行うためのセンスアンプ回路とを備え、前記センスアンプ回路内で、前記メモリセルアレイの読み出しデータと外部から供給された期待値データとの間で排他的論理和演算処理が行われる。 【選択図】 図4
請求項(抜粋):
複数のメモリセルが配列されたメモリセルアレイと、
前記メモリセルアレイのデータ読み出しを行うためのセンスアンプ回路とを備え、
前記センスアンプ回路内で、前記メモリセルアレイの読み出しデータと外部から供給された期待値データとの間で排他的論理和演算処理が行われる
ことを特徴とする半導体記憶装置。
IPC (4件):
G11C 29/12
, G11C 16/02
, G11C 16/06
, G11C 16/04
FI (6件):
G11C29/00 673B
, G11C17/00 611A
, G11C17/00 641
, G11C17/00 634G
, G11C17/00 601Z
, G11C17/00 622E
Fターム (15件):
5B125BA02
, 5B125BA19
, 5B125CA01
, 5B125DB08
, 5B125DB19
, 5B125DE07
, 5B125DE08
, 5B125EA05
, 5B125EE01
, 5B125EE04
, 5B125EJ08
, 5B125EK10
, 5B125FA01
, 5L106AA10
, 5L106BB01
引用特許:
出願人引用 (2件)
審査官引用 (6件)
-
メモリテスト回路
公報種別:公開公報
出願番号:特願2004-250992
出願人:沖電気工業株式会社
-
半導体不揮発性記憶装置
公報種別:公開公報
出願番号:特願平11-194898
出願人:三菱電機株式会社
-
半導体集積回路
公報種別:公開公報
出願番号:特願2001-377406
出願人:株式会社東芝
全件表示
前のページに戻る