メモリテスト回路

発明者：
出願人/特許権者：
代理人 (1件)：大西健治
公報種別：公開公報
出願番号（国際出願番号）：特願2004-250992
公開番号（公開出願番号）：特開2006-066041
出願日： 2004年08月30日
公開日（公表日）： 2006年03月09日
要約：

【課題】任意のテストパタンによるテストが可能なメモリテスト回路を提供する。【解決手段】単位メモリアレイがメモリセル(104)と比較器(105)とセンスアンプ(106)とを備えており、複数個のメモリアレイから成るメモリのテスト回路において、センスアンプの出力端子をゲート電極に接続すると共にソース又はドレイン電極の何れか一方をワイヤードオア接続したトランジスタ・アレイを含むメモリデータ可否判定手段(101,102,103)を備え、比較器は、メモリセルとセンスアンプの間に配置され、テストモード時に於いて、メモリセルの出力データと期待値とを比較した結果がセンスアンプの出力端子に出力されるように構成されている。【選択図】図1

請求項（抜粋）：

単位メモリアレイがメモリセルと比較器とセンスアンプとを備えており、複数個のメモリアレイから成るメモリのテスト回路であって、前記センスアンプの出力端子をゲート電極に接続すると共にソース又はドレイン電極の何れか一方をワイヤードオア接続したトランジスタ・アレイを含むメモリデータ可否判定手段を備え、前記比較器は、前記メモリセルとセンスアンプの間に配置され、テストモード時に於いて、前記メモリセルの出力データと期待値とを比較した結果が前記センスアンプの出力端子に出力されることを特徴とするメモリテスト回路。

IPC (1件)：

G11C 29/34

FI (1件)：

G11C29/00 671Q

Fターム (3件)：

5L106DD04 , 5L106DD06 , 5L106GG05

引用特許：

出願人引用 (1件)

メモリテスト回路
公報種別：公開公報出願番号：特願平4-177847 出願人：日本電気株式会社

審査官引用 (13件)

特許第2616005号
半導体メモリ装置
公報種別：公開公報出願番号：特願平5-261857 出願人：日本電気株式会社
半導体記憶装置
公報種別：公開公報出願番号：特願平3-264311 出願人：三菱電機株式会社

全件表示

前のページに戻る