特許

J-GLOBAL ID：200903092663461858

薄膜トランジスタを備えた装置及びその製造方法

発明者： 北角 英人
出願人/特許権者： シャープ株式会社
代理人 (1件)： 奥田 誠司
公報種別：公開公報
出願番号（国際出願番号）：特願2003-036236
公開番号（公開出願番号）：特開2004-247536
出願日： 2003年02月14日
公開日（公表日）： 2004年09月02日
要約：

【課題】薄膜トランジスタを備えた装置において、オフリーク電流を低減しながら、電流駆動力及び長期信頼性を改善する。【解決手段】少なくとも一つの薄膜トランジスタは、チャネル領域12とソース/ドレイン領域15の少なくとも一方とに挟まれた低濃度不純物領域16を有する半導体層を有し、半導体層の上に形成された第1の絶縁層13上に設けられた第1のゲート電極14aと、第1のゲート電極14aの上に形成された第2の絶縁層17と、第2の絶縁層17上にソース/ドレイン領域15とそれぞれ電気的に接続されたソース/ドレイン電極19と、第2の絶縁層17上に第1のゲート電極14aと電気的に接続された第2のゲート電極14bとを有す。第2のゲート電極14bのうち第1のゲート電極14aと重なっていない領域の少なくとも一部と低濃度不純物領域16の少なくとも一部とが重なっている。【選択図】 図1

請求項（抜粋）：

複数の薄膜トランジスタを備えた装置であって、前記複数の薄膜トランジスタの少なくとも一つは、 チャネル領域、ソース領域及びドレイン領域を有する半導体層であって、前記チャネル領域と前記ソース領域または前記ドレイン領域の少なくとも一方とに挟まれ、前記ソース領域及び前記ドレイン領域の不純物濃度よりも低い不純物濃度を有する低濃度不純物領域を有する半導体層と、 前記半導体層の上に形成された第1の絶縁層と、 前記第1の絶縁層の上に設けられた第1のゲート電極と、 前記第1のゲート電極の上に形成された第2の絶縁層と、 前記第2の絶縁層上に設けられた導電層から形成され、前記ソース領域及びドレイン領域とそれぞれ電気的に接続されたソース電極及びドレイン電極と、 前記第2の絶縁層上に設けられた導電層から形成され、前記第1のゲート電極と電気的に接続された第2のゲート電極と を有し、 前記第2のゲート電極のうち前記第1のゲート電極と重なっていない領域の少なくとも一部と前記低濃度不純物領域の少なくとも一部とが重なっている、装置。

IPC (4件)：

H01L29/786 ,  H01L21/336 ,  H01L29/423 ,  H01L29/49

FI (4件)：

H01L29/78 617L ,  H01L29/78 616A ,  H01L29/78 613Z ,  H01L29/58 G

Fターム (78件)：

4M104AA01 ,  4M104AA09 ,  4M104BB18 ,  4M104BB30 ,  4M104BB32 ,  4M104CC05 ,  4M104DD02 ,  4M104DD04 ,  4M104DD16 ,  4M104DD17 ,  4M104DD26 ,  4M104DD37 ,  4M104DD63 ,  4M104DD64 ,  4M104DD80 ,  4M104FF01 ,  4M104FF08 ,  4M104FF09 ,  4M104FF13 ,  4M104GG09 ,  4M104HH02 ,  4M104HH03 ,  4M104HH20 ,  5F110AA06 ,  5F110AA14 ,  5F110BB01 ,  5F110CC02 ,  5F110DD01 ,  5F110DD02 ,  5F110DD05 ,  5F110DD13 ,  5F110DD14 ,  5F110DD17 ,  5F110EE01 ,  5F110EE02 ,  5F110EE03 ,  5F110EE04 ,  5F110EE14 ,  5F110EE22 ,  5F110EE23 ,  5F110EE25 ,  5F110EE32 ,  5F110EE44 ,  5F110EE50 ,  5F110FF02 ,  5F110FF29 ,  5F110GG02 ,  5F110GG13 ,  5F110GG25 ,  5F110GG28 ,  5F110GG44 ,  5F110HJ01 ,  5F110HJ04 ,  5F110HJ13 ,  5F110HJ23 ,  5F110HL01 ,  5F110HL02 ,  5F110HL03 ,  5F110HL04 ,  5F110HL12 ,  5F110HL23 ,  5F110HM12 ,  5F110HM13 ,  5F110HM15 ,  5F110NN03 ,  5F110NN23 ,  5F110NN24 ,  5F110NN78 ,  5F110PP03 ,  5F110PP29 ,  5F110PP34 ,  5F110QQ01 ,  5F110QQ04 ,  5F110QQ08 ,  5F110QQ11 ,  5F110QQ19 ,  5F110QQ23 ,  5F110QQ24

引用特許：

審査官引用 (6件)

• 薄膜半導体装置及びその製造方法
  公報種別：公開公報   出願番号：特願平4-166020   出願人：セイコーエプソン株式会社
• 半導体装置およびその作製方法
  公報種別：公開公報   出願番号：特願2001-199012   出願人：株式会社半導体エネルギー研究所
• 半導体装置およびその作製方法
  公報種別：公開公報   出願番号：特願平11-327509   出願人：株式会社半導体エネルギー研究所
• 薄膜トランジスタの製造方法
  公報種別：公開公報   出願番号：特願平4-312443   出願人：シャープ株式会社
• 半導体装置およびその作製方法
  公報種別：公開公報   出願番号：特願平11-345498   出願人：株式会社半導体エネルギー研究所
• 半導体装置およびその作製方法
  公報種別：公開公報   出願番号：特願2001-291795   出願人：株式会社半導体エネルギー研究所