特許
J-GLOBAL ID：200903093368225030

半導体集積回路装置及びフラッシュEEPROM

発明者：
渥美 滋

渥美 滋 について


出願人/特許権者：
株式会社東芝

株式会社東芝 について


代理人 (1件)： 竹村 壽
公報種別：公開公報
出願番号（国際出願番号）：特願平9-058347
公開番号（公開出願番号）：特開平10-242434
出願日： 1997年02月26日
公開日（公表日）： 1998年09月11日
要約：
【要約】【課題】 複数のゲート酸化膜厚の異なるトランジスタをトランジスタ特性を損なわず1チップに集積する半導体集積回路装置を提供する。【解決手段】 異なる2種類以上のゲート酸化膜厚を有する複数のトランジスタが形成された半導体基板の複数の外部端子(出力端子)は、インターフェース回路を介して内部回路に接続されている。前記外部端子に直接接続されるトランジスタP7、N7には最もゲート酸化膜の薄いトランジスタ以外のトランジスタを用いる。このように外部電源と接触しており高い耐圧が必要なノードに厚膜ゲート酸化膜トランジスタを用い、外部電源に接触していないトランジスタには薄膜ゲート酸化膜トランジスタを用いる。これにより、薄膜ゲート酸化膜トランジスタは、内部降圧でコントロール出来る範囲の電圧しか印加されないのでデバイス/回路設計の自由度が飛躍的に広がる。
請求項（抜粋）：
異なる2種類以上のゲート酸化膜厚を有する複数のトランジスタが形成された半導体基板と、前記半導体基板に形成された複数の外部端子とを具備し、前記外部端子に直接接続されるトランジスタには最もゲート酸化膜の薄いトランジスタ以外のトランジスタを用いることを特徴とする半導体集積回路装置。
IPC (4件)：
H01L 27/115 ,  H01L 21/8247 ,  H01L 29/788 ,  H01L 29/792
FI (2件)：
H01L 27/10 434 ,  H01L 29/78 371
引用特許：
審査官引用 (15件)
  • 半導体記憶装置
    公報種別：公開公報   出願番号：特願平4-338705   出願人：三菱電機株式会社
  • 特開平3-196677
  • 大規模集積回路
    公報種別：公開公報   出願番号：特願平3-241344   出願人：株式会社日立製作所
全件表示

前のページに戻る

TOP

BOTTOM