特許
J-GLOBAL ID：200903093613414880

半導体光素子を製造する方法、及び半導体光素子

発明者：
岸 健

岸 健 について


出願人/特許権者：
住友電気工業株式会社

住友電気工業株式会社 について


代理人 (5件)： 長谷川 芳樹 ,  塩田 辰也 ,  寺崎 史朗 ,  柴田 昌聰 ,  近藤 伊知良
公報種別：公開公報
出願番号（国際出願番号）：特願2003-143906
公開番号（公開出願番号）：特開2004-349422
出願日： 2003年05月21日
公開日（公表日）： 2004年12月09日
要約：
【課題】2つの半導体光素子部のバットジョイント部分においてマストランスポートによるInP半導体領域が形成されない構造の半導体光素子を提供する。【解決手段】半導体光素子61は、基板7aと、InP半導体層1bと、第1の半導体光素子部47aと、第2の半導体光素子部47bとを備える。基板7aは、第1の領域61a及び第2の領域61bを備える。第1の半導体光素子部47aは、第1の領域61a上に設けられたInP半導体層1b、第1の活性層3b及び第1の化合物半導体層5bを含む。第2の半導体光素子部は、第2の領域61b上に設けられたInP半導体層1b、InAsP半導体層19b、第2の活性層23b及び第2の化合物半導体層25bを含む。第1の半導体光素子部47aは、素子分離部47cを介して第2の半導体光素子部47bと光学的に結合されている。【選択図】 図6
請求項（抜粋）：
半導体光素子を製造する方法であって、 主面に第1及び第2のエリアを有しており前記基板上に設けられたInP半導体領域と、前記InP半導体領域の前記第1のエリア上に順に設けられ第1の活性層用半導体領域及び第1の化合物半導体領域とを備えるワークピースの前記InP半導体領域の前記第2のエリアに、インジウム、砒素及び燐を含む半導体領域を形成する工程と、 半導体領域を形成する前記工程の後に、前記InP半導体領域の前記第2のエリア上に第2の活性層用半導体膜を形成する工程と を備える方法。
IPC (4件)：
H01S5/223 ,  G02B6/122 ,  G02B6/13 ,  H01S5/125
FI (4件)：
H01S5/223 ,  H01S5/125 ,  G02B6/12 B ,  G02B6/12 M
Fターム (18件)：
2H047KA04 ,  2H047MA07 ,  2H047PA05 ,  2H047PA21 ,  2H047PA24 ,  2H047QA02 ,  2H047TA05 ,  2H047TA11 ,  5F073AA02 ,  5F073AA21 ,  5F073AA65 ,  5F073AB21 ,  5F073CA12 ,  5F073CB02 ,  5F073CB11 ,  5F073DA21 ,  5F073DA35 ,  5F073EA29
引用特許：
審査官引用 (6件)
全件表示

前のページに戻る

TOP

BOTTOM