特許
J-GLOBAL ID:200903093909169406
アクティブマトリクス基板およびそれを備えた表示装置
発明者:
,
,
出願人/特許権者:
代理人 (1件):
奥田 誠司
公報種別:公開公報
出願番号(国際出願番号):特願2005-025111
公開番号(公開出願番号):特開2006-215086
出願日: 2005年02月01日
公開日(公表日): 2006年08月17日
要約:
【課題】配線抵抗の増加やスイッチング素子の駆動能力の低下を伴うことなく、走査配線と信号配線との交差部に形成される容量を低減することが可能なアクティブマトリクス基板およびそれを備えた表示装置を提供する。【解決手段】本発明によるアクティブマトリクス基板は、基板10と、基板10上に形成された走査配線11と、走査配線11に交差する信号配線13と、走査配線11に印加される信号に応答して動作する薄膜トランジスタ14と、薄膜トランジスタ14を介して信号配線13と電気的に接続され得る画素電極15とを備えている。信号配線12は、薄膜トランジスタ14を覆う層間絶縁膜12上にソース電極14Sおよびドレイン電極14Dとは異なる導電層から形成され、且つ、層間絶縁膜12に設けられたコンタクトホール12’を介してソース電極14Sに電気的に接続されている。【選択図】図3
請求項(抜粋):
基板と、
前記基板上に形成された複数の走査配線と、
前記複数の走査配線に交差する複数の信号配線と、
前記基板上に形成され、対応する前記走査配線に印加される信号に応答して動作する複数の薄膜トランジスタと、
前記複数の薄膜トランジスタを介して、対応する前記信号配線と電気的に接続され得る複数の画素電極と、を備え、
前記複数の薄膜トランジスタのそれぞれは、対応する前記走査配線に電気的に接続されたゲート電極と、対応する前記信号配線に電気的に接続されたソース電極と、対応する前記画素電極に電気的に接続されたドレイン電極とを有するアクティブマトリクス基板であって、
前記複数の薄膜トランジスタを覆うように形成された層間絶縁膜を有し、
前記複数の信号配線は、前記層間絶縁膜上に前記ソース電極および前記ドレイン電極とは異なる導電層から形成され、且つ、前記層間絶縁膜に設けられたコンタクトホールを介して前記ソース電極に電気的に接続されている、アクティブマトリクス基板。
IPC (3件):
G09F 9/30
, G02F 1/136
, G09F 9/35
FI (3件):
G09F9/30 338
, G02F1/1368
, G09F9/35
Fターム (36件):
2H092HA06
, 2H092JA26
, 2H092JA35
, 2H092JA38
, 2H092JA42
, 2H092JA46
, 2H092JB23
, 2H092JB32
, 2H092JB36
, 2H092JB38
, 2H092JB58
, 2H092JB62
, 2H092JB68
, 2H092KA12
, 2H092KA18
, 2H092KB13
, 2H092KB25
, 2H092MA05
, 2H092MA13
, 2H092NA23
, 2H092NA25
, 5C094AA02
, 5C094AA03
, 5C094AA09
, 5C094BA03
, 5C094BA27
, 5C094BA43
, 5C094CA19
, 5C094DA13
, 5C094DA15
, 5C094DB04
, 5C094EA10
, 5C094FB01
, 5C094HA08
, 5C094JA01
, 5C094JA08
引用特許:
出願人引用 (1件)
審査官引用 (11件)
全件表示
前のページに戻る