特許
J-GLOBAL ID:200903094252282335
電界効果型トランジスタのゲート構造の形成方法
発明者:
,
,
出願人/特許権者:
代理人 (2件):
西川 惠清
, 森 厚夫
公報種別:公開公報
出願番号(国際出願番号):特願2003-315898
公開番号(公開出願番号):特開2005-085961
出願日: 2003年09月08日
公開日(公表日): 2005年03月31日
要約:
【課題】 従来のT型ゲート構造の形成方法における欠点である高コスト、低歩留まりを解消可能なゲート構造の形成方法を提供する。【解決手段】 基板表面にパッド層を形成し、第1開口を有する第1フォトレジスト層をパッド層上に形成し、第1フォトレジスト層の表面にクロスリンク層を形成し、第1フォトレジスト層に丸み付け処理を施し、パッド層を除去して基板表面を露出させ、第2開口を有する第2フォトレジスト層を第1フォトレジスト層上に形成し、第2フォトレジスト層上に形成される導体層が、第1フォトレジスト層および基板表面上に形成される導体層から分離されるように第2フォトレジスト層、第1フォトレジスト層および基板表面に蒸着法により導体層を形成し、第2フォトレジスト層上の導体層とともに、第1および第2フォトレジスト層を除去して基板上に残された金属層をゲート構造とする。【選択図】 図7
請求項(抜粋):
基板の表面にパッド層を形成し、
前記パッド層を露出させるための第1開口を有するパターニングされた第1フォトレジスト層を前記パッド層上に形成し、
前記第1フォトレジスト層の表面にクロスリンク層(cross-linked surface layer)を形成し、
前記第1フォトレジスト層の第1開口周辺部の輪郭を丸めるための丸みつけ処理を実施し、
前記第1フォトレジスト層によって覆われていない前記パッド層を除去して前記基板表面の一部を露出させ、
前記第1フォトレジスト層の一部と前記基板表面の一部を露出させるための第2開口を有するパターニングされた第2フォトレジスト層を第1フォトレジスト層上に形成し、
前記第2フォトレジスト層上に形成される導体層が、第1フォトレジスト層および前記基板表面の一部の上に形成される導体層から分離されるように、第2フォトレジスト層、第1フォトレジスト層および前記基板表面の一部の上に導体層を蒸着法により形成し、
前記第2フォトレジスト層上に形成された導体層を除去するとともに、第1および第2フォトレジスト層を除去して残された導体層をゲートとすることを特徴とするゲート構造の形成方法。
IPC (2件):
FI (1件):
Fターム (15件):
5F102GB01
, 5F102GC01
, 5F102GD01
, 5F102GJ05
, 5F102GS02
, 5F102GS04
, 5F102GT03
, 5F102GV05
, 5F102GV07
, 5F102GV08
, 5F102HC11
, 5F102HC15
, 5F102HC19
, 5F102HC21
, 5F102HC29
引用特許:
審査官引用 (7件)
-
特開平3-239331
-
T型ゲート構造の形成方法
公報種別:公開公報
出願番号:特願平5-107780
出願人:ヒューレット・パッカード・カンパニー
-
電界効果トランジスタの製造方法
公報種別:公開公報
出願番号:特願2001-252553
出願人:タイコ・エレクトロニクス・コーポレイション
-
半導体装置の製造方法
公報種別:公開公報
出願番号:特願平6-317019
出願人:株式会社村田製作所
-
ゲート電極の形成方法
公報種別:公開公報
出願番号:特願平4-278155
出願人:株式会社村田製作所
-
半導体装置の製造方法
公報種別:公開公報
出願番号:特願平5-041643
出願人:日本電気株式会社
-
半導体装置の製造方法
公報種別:公開公報
出願番号:特願平10-111682
出願人:松下電器産業株式会社
全件表示
前のページに戻る