特許
J-GLOBAL ID：200903095580373891
半導体装置
発明者：
,
,
,
出願人/特許権者：
代理人 (1件)：
松本 洋一
公報種別：公開公報
出願番号（国際出願番号）：特願2007-324800
公開番号（公開出願番号）：特開2009-117786
出願日： 2007年12月17日
公開日（公表日）： 2009年05月28日
要約：
【目的】メインIGBTからセンスIGBTに流れ込むホール電流を抑制して、ソフトターンオフ時のターンオフ電流波形に振動波形が重畳しないようにした半導体装置を提供する。 【解決手段】センスIGBT22とメインIGBT21の横方向距離Lを1500μm以上とすることで、センスIGBT22へのホール電流の流れ込み(回り込み)を少なくして、ソフトターンオフ時の電流波形の振動を抑制する。【選択図】 図1
請求項（抜粋）：
第1導電型の半導体基板と、該半導体基板の第1主面の表面層に形成された第2導電型の第1半導体領域と、該第1半導体領域の表面層に形成された第1導電型の第2半導体領域と、該第2半導体領域と前記半導体基板に挟まれた第1半導体領域上にゲート絶縁膜を介して形成された第1ゲート電極と、前記第1半導体領域と前記第2半導体領域に接続された第1主電極と、
前記半導体基板の第1主面の表面層に前記第1半導体領域と離して形成された第2導電型の第3半導体領域と、該第3半導体領域の表面層に形成された第1導電型の第4半導体領域と、該第4半導体領域と前記半導体基板に挟まれた第3半導体領域上に前記ゲート絶縁膜を介して形成された第2ゲート電極と、前記第3半導体領域と前記第4半導体領域に接続された第2主電極と、
前記半導体基板の第2主面側に配置される第2導電型の第1半導体層と、該第1半導体層と接続された第3主電極と、
前記第2主電極と一端を接続し、他端が前記第1主電極に接続された抵抗体と、を有する半導体装置において、
前記第2半導体領域の平面パターンと前記第4半導体領域の平面パターンの間の最短距離が1500μm以上となることを特徴とする半導体装置。
IPC (3件)：
H01L 27/04
, H01L 29/78
, H01L 29/739
H01L29/78 657F
, H01L29/78 656A
, H01L29/78 655A
, H01L29/78 655G
, H01L29/78 657G
出願人引用 (7件)
全件表示
審査官引用 (5件)
全件表示
前のページに戻る
