特許
J-GLOBAL ID：200903095756384070

半導体装置およびその製造方法

発明者：
山村 拓嗣

山村 拓嗣 について


出願人/特許権者：
株式会社東芝

株式会社東芝 について


代理人 (5件)： 三好 秀和 ,  岩▲崎▼ 幸邦 ,  伊藤 正和 ,  高橋 俊一 ,  高松 俊雄
公報種別：公開公報
出願番号（国際出願番号）：特願2008-307289
公開番号（公開出願番号）：特開2009-267347
出願日： 2008年12月02日
公開日（公表日）： 2009年11月12日
要約：
【課題】保護膜の機械的強度を強め、かつ電気的な信頼性の高いウェーハレベルのパッケージングされた半導体装置およびその製造方法を提供する。【解決手段】半導体基板4Aと、半導体基板4A上に形成されたゲート電極1、ドレイン電極2およびソース電極3を有する電界効果トランジスタ4と、電界効果トランジスタ4のドレイン電極2およびソース電極3の一方若しくは両方の上面に、内面が密着するように半導体基板4A上に設けられた中空保護膜5とを備え、中空保護膜5は、ドレイン電極およびソース電極の一方若しくは両方の上面に接する第1のキャップ層7と、第1のキャップ層7上に配置された第2のキャップ層10とを備える半導体装置およびその製造方法。【選択図】図3
請求項（抜粋）：
半導体基板と、 前記半導体基板上に形成されたゲート電極、ドレイン電極およびソース電極を有する電界効果トランジスタと、 前記電界効果トランジスタの前記ドレイン電極および前記ソース電極の上面に、内面が密着するように前記半導体基板上に設けられた中空保護膜と を備えることを特徴とする半導体装置。
IPC (5件)：
H01L 21/338 ,  H01L 29/812 ,  H01L 29/78 ,  H01L 21/768 ,  H01L 23/522
FI (3件)：
H01L29/80 F ,  H01L29/78 301N ,  H01L21/90 N
Fターム (29件)：
5F033QQ00 ,  5F033RR04 ,  5F033RR06 ,  5F033RR30 ,  5F033SS08 ,  5F033SS11 ,  5F033TT02 ,  5F033XX00 ,  5F102FA00 ,  5F102GA01 ,  5F102GB01 ,  5F102GC01 ,  5F102GD01 ,  5F102GS09 ,  5F102GV01 ,  5F102GV06 ,  5F102GV07 ,  5F102GV08 ,  5F102HC11 ,  5F102HC15 ,  5F140AA36 ,  5F140BF53 ,  5F140BH03 ,  5F140CC01 ,  5F140CC02 ,  5F140CC03 ,  5F140CC08 ,  5F140CC11 ,  5F140CC12
引用特許：
出願人引用 (2件) 審査官引用 (6件)
全件表示

前のページに戻る

TOP

BOTTOM