特許

J-GLOBAL ID：200903096534533708

ダイヤモンド半導体素子及びその製造方法

発明者： 川上 信之 ,  横田 嘉宏 ,  林 和志 ,  橘 武史 ,  小橋 宏司
出願人/特許権者： 株式会社神戸製鋼所
代理人 (1件)： 藤巻 正憲
公報種別：公開公報
出願番号（国際出願番号）：特願2005-330888
公開番号（公開出願番号）：特開2007-141974
出願日： 2005年11月15日
公開日（公表日）： 2007年06月07日
要約：

【課題】耐電圧、耐熱性、耐放射線性、及び高速性が優れ、かつ、チャネル領域を短くでき、素子の応答性が高いダイヤモンド半導体素子を高精度で製造できる半導体素子の製造方法を提供する。【解決手段】第1のダイヤモンド半導体領域1の表面上に、絶縁膜2と電極金属層3と犠牲層4を積層し、この犠牲層4の上に、局所的にレジスト5をパターン形成する。そして、レジスト5をマスクとして、第1の犠牲層、電極金属層及び絶縁膜をエッチングした後、レジスト5を除去することにより、第1のダイヤモンド半導体領域1の上に、絶縁膜2と電極金属層3と第1の犠牲層4との積層体をパターン形成する。その後、第1のダイヤモンド半導体領域1の上に、不純物がドープされた高濃度ドープ層7(第2及び第3のダイヤモンド半導体領域)を形成する。その後、犠牲層4をエッチングにより除去し、高濃度ドープ層7上に電極金属8を形成する。【選択図】図1

請求項（抜粋）：

第1のダイヤモンド半導体領域の表面上に、絶縁膜と電極金属層とを積層した上に、更に第1の犠牲層を積層する工程と、 前記第1の犠牲層の表面上に、局所的にレジストをパターン形成する工程と、 前記レジストをマスクとして、前記第1の犠牲層、前記電極金属層及び前記絶縁膜をエッチングした後、前記レジストを除去することにより、前記第1のダイヤモンド半導体領域の表面上に、絶縁膜と電極金属層と第1の犠牲層とからなる積層体をパターン形成する工程と、 前記第1のダイヤモンド半導体領域の表面上に、不純物がドープされた第2及び第3のダイヤモンド半導体領域を形成する工程と、 前記第1の犠牲層をエッチングにより除去する工程と、 前記第2及び第3のダイヤモンド半導体領域の表面上に電極金属を形成する工程と、 を有することを特徴とするダイヤモンド半導体素子の製造方法。

IPC (3件)：

H01L 29/78 ,  H01L 21/336 ,  H01L 21/28

FI (5件)：

H01L29/78 301B ,  H01L29/78 301S ,  H01L29/78 301G ,  H01L29/78 301P ,  H01L21/28 301B

Fターム (67件)：

4M104AA10 ,  4M104BB01 ,  4M104BB04 ,  4M104BB05 ,  4M104BB06 ,  4M104BB07 ,  4M104BB08 ,  4M104BB09 ,  4M104BB13 ,  4M104BB14 ,  4M104BB16 ,  4M104BB17 ,  4M104BB18 ,  4M104BB19 ,  4M104BB28 ,  4M104BB36 ,  4M104BB37 ,  4M104CC01 ,  4M104CC05 ,  4M104DD02 ,  4M104DD28 ,  4M104DD78 ,  4M104DD84 ,  4M104DD91 ,  4M104EE03 ,  4M104EE08 ,  4M104EE14 ,  4M104EE16 ,  4M104FF13 ,  4M104FF27 ,  4M104GG08 ,  4M104HH14 ,  5F140AA01 ,  5F140AA24 ,  5F140AA25 ,  5F140AA30 ,  5F140AA39 ,  5F140BA04 ,  5F140BA16 ,  5F140BD01 ,  5F140BD04 ,  5F140BD05 ,  5F140BD07 ,  5F140BD09 ,  5F140BD11 ,  5F140BD12 ,  5F140BD13 ,  5F140BF01 ,  5F140BF07 ,  5F140BF08 ,  5F140BF11 ,  5F140BF15 ,  5F140BF17 ,  5F140BG51 ,  5F140BG53 ,  5F140BG54 ,  5F140BH06 ,  5F140BH07 ,  5F140BH28 ,  5F140BJ01 ,  5F140BJ05 ,  5F140BJ07 ,  5F140BK09 ,  5F140BK16 ,  5F140BK17 ,  5F140BK18 ,  5F140CE02

引用特許：

出願人引用 (6件)

• 特開平1-158774号公報
  
• 特開平3-263872号公報
  
• ダイヤモンド電界効果トランジスタ
  公報種別：公開公報   出願番号：特願平5-018788   出願人：株式会社神戸製鋼所
• 半導体素子及びその製造方法
  公報種別：公開公報   出願番号：特願2000-243263   出願人：株式会社神戸製鋼所
• ダイヤモンドFETの製造方法
  公報種別：公開公報   出願番号：特願平3-180898   出願人：住友電気工業株式会社
• 特許第3269510号公報(図1,3,5,6)
  

審査官引用 (4件)

• 特開昭61-224363
  
• 特開昭64-067970
  
• ダイヤモンド電界効果トランジスタ及びその製造方法
  公報種別：公開公報   出願番号：特願平10-288012   出願人：株式会社神戸製鋼所
• ダイアモンド状のカーボンチャネルを有する電界効果トランジスタの製造方法、及び該製造方法により製造されるトランジスタ
  公報種別：公表公報   出願番号：特願2007-504450   出願人：コミサリアアレネルジアトミク