特許
J-GLOBAL ID:200903097601533544

半導体装置の製造方法

発明者:
出願人/特許権者:
公報種別:公開公報
出願番号(国際出願番号):特願2002-189368
公開番号(公開出願番号):特開2004-031864
出願日: 2002年06月28日
公開日(公表日): 2004年01月29日
要約:
【課題】SiC領域を含む半導体基板を用いた半導体装置において、界面準位密度が低減されたMIS型半導体装置の製造方法を提供することを目的とする。【解決手段】半導体領域を含む基板にMISFETのソースあるいはドレイン電極、あるいはMIS構造のキャパシタの半導体領域の電極を形成する工程と、その半導体領域を含む基板を清浄化する工程と、その基板上に上記のMISFETのゲート絶縁膜あるいは上記のキャパシタのキャパシタ絶縁膜を形成する工程と、その上に電極を形成する工程と、前記電極の引き出し線を形成する工程とを含む半導体装置の製造において、ゲート絶縁膜あるいはキャパシタ絶縁膜を形成する工程を、その基板温度が950°C以上のいずれかの予め決められた温度に設定され、1mTorr(0.133ミリPa)から50Torr(6.65Pa)の圧力範囲に保たれた原子状酸素を含む雰囲気で行なう。【選択図】 図1
請求項(抜粋):
半導体領域を含む基板に絶縁ゲート型トランジスタのソースあるいはドレイン電極、あるいは金属-絶縁膜-半導体領域構造のキャパシタの半導体領域の電極を形成する工程と、その半導体領域を含む基板を清浄化する工程と、その基板上に上記のトランジスタのゲート絶縁膜あるいは上記のキャパシタのキャパシタ絶縁膜を形成する工程と、そのゲート絶縁膜あるいはそのキャパシタ絶縁膜上に電極を形成する工程と、前記電極の引き出し線を形成する工程とを含む半導体装置の製造において、 ゲート絶縁膜あるいはキャパシタ絶縁膜を形成する工程を、その基板温度が950°C以上のいずれかの予め決められた温度に設定され、1mTorr(0.133ミリPa)から50Torr(6.65Pa)の圧力範囲に保たれた原子状酸素を含む雰囲気で行なうことを特徴とする半導体装置の製造方法。
IPC (3件):
H01L21/316 ,  H01L21/336 ,  H01L29/78
FI (8件):
H01L21/316 S ,  H01L29/78 652K ,  H01L29/78 652T ,  H01L29/78 655A ,  H01L29/78 301B ,  H01L29/78 301G ,  H01L29/78 301Q ,  H01L29/78 658F
Fターム (19件):
5F058BA11 ,  5F058BB01 ,  5F058BC02 ,  5F058BF56 ,  5F058BF60 ,  5F058BF61 ,  5F058BJ01 ,  5F140AA01 ,  5F140AC39 ,  5F140BA02 ,  5F140BA16 ,  5F140BA20 ,  5F140BD05 ,  5F140BE07 ,  5F140BE17 ,  5F140BF01 ,  5F140BF05 ,  5F140BG30 ,  5F140CE10
引用特許:
出願人引用 (4件)
全件表示
審査官引用 (3件)
引用文献:
出願人引用 (1件)
  • 4H-SiCの(11-20)面に形成されたMOS構造の界面特性
審査官引用 (1件)
  • 4H-SiCの(11-20)面に形成されたMOS構造の界面特性

前のページに戻る