特許
J-GLOBAL ID：200903097956122170

同期型DRAMのアクセス方法、インタフェース回路、及び、半導体集積回路装置

発明者：
稲垣 靖訓

稲垣 靖訓 について

, 
都築 正志

都築 正志 について


出願人/特許権者：
富士通株式会社

富士通株式会社 について

, 
富士通ヴィエルエスアイ株式会社

富士通ヴィエルエスアイ株式会社 について


代理人 (1件)： 恩田 博宣
公報種別：公開公報
出願番号（国際出願番号）：特願平10-157684
公開番号（公開出願番号）：特開平11-353874
出願日： 1998年06月05日
公開日（公表日）： 1999年12月24日
要約：
【要約】【課題】オーバーヘッドを少なくしてアクセスの高速化を図ることができる同期型DRAMのアクセス方法を提供すること。【解決手段】バースト長に対応して各バンクの最終コラムアドレスよりも前のアドレスを比較アドレスとして設定する。そして、アクセスアドレス信号に含まれるコラムアドレスがバンクの最終アドレスと一致する場合に次のバンクに対するアクティブコマンドを発行する。
請求項（抜粋）：
アクセスアドレス信号,制御信号に基づいて前記同期型DRAMに対してコマンドを発行して複数のバンクを備えた同期型DRAMのアクセス方法において、前記同期型DRAMの各バンクの最終アドレス又は前記最終アドレス近辺のアドレスを比較アドレスとしてレジスタに記憶し、前記アクセスアドレス信号に含まれるコラムアドレスと前記比較アドレスとを比較し、該比較結果に基づいて、前記コラムアドレスが前記比較アドレスと一致する場合に、当該コラムアドレスにてアクセスするバンクの次のバンクに対するアクティブコマンドを発行するようにした同期型DRAMのアクセス方法。
IPC (2件)：
G11C 11/407 ,  G11C 11/401
FI (2件)：
G11C 11/34 362 S ,  G11C 11/34 362 H
引用特許：
審査官引用 (9件)
全件表示
引用文献：
審査官引用 (1件)

前のページに戻る

TOP

BOTTOM