特許
J-GLOBAL ID：200903096025932717

ディスプレイコントローラ

発明者：
米山 香

米山 香 について

, 
藤本 曜久

藤本 曜久 について


出願人/特許権者：
株式会社東芝

株式会社東芝 について


代理人 (1件)： 鈴江 武彦
公報種別：公開公報
出願番号（国際出願番号）：特願平7-280776
公開番号（公開出願番号）：特開平8-255107
出願日： 1995年10月27日
公開日（公表日）： 1996年10月01日
要約：
【要約】【課題】2ポートVRAMを使用せずにイメージデータのリード/ライト転送の効率向上を図り、安価で高性能のディスプレイコントローラを実現する。【解決手段】VRAMの代わりに、シンクロナスDRAM30が画面イメージを格納するビデオメモリとして使用される。シンクロナスDRAM30を制御するメモリ制御回路14には、ページヒット検出機構を含むアドレス制御回路143とコマンド制御回路144が設けられており、これらによってシンクロナスDRAM30のアクセスサイクルをアドレス値に応じて切換えるためのコマンド発生制御が行なわれる。よって、シーケンシャルアクセスの場合にはプリチャージサイクルが挿入されるのを防止でき、これによってシンクロナスDRAM30のアクセス効率を向上することができる。
請求項（抜粋）：
シンクロナスDRAMをビデオメモリとして使用し、コンピュータシステムのディスプレイモニタを制御するディスプレイコントローラにおいて、前記ビデオメモリに対するイメージデータのリードまたはライトを要求する各種メモリアクセスデバイスからのリード/ライト要求に応じて、前記シンクロナスDRAMをアクセスするメモリ制御手段を具備し、このメモリ制御手段は、前回のビデオメモリアクセスサイクルにおけるメモリアクセスデバイスからのメモリアドレスと今回のビデオメモリアクセスサイクルにおけるメモリアクセスデバイスからのメモリアドレスとを比較し、その比較結果に応じてページヒット/ページミスを検出するページヒット検出手段と、このページヒット検出手段の検出結果に応じて前記シンクロナスDRAMを動作制御するためのコマンドを発生するコマンド制御手段であって、ページミスが検出された時はプリチャージコマンドを発生して前回のビデオメモリアクセスサイクルと次回のビデオメモリアクセスサイクルとの間にプリチャージサイクルを挿入し、ページヒットが検出された時は前回のビデオメモリアクセスサイクルと次回のビデオメモリアクセスサイクルとの間にプリチャージサイクルが挿入されないように前記プリチャージコマンドの発生を禁止するコマンド制御手段とを具備することを特徴とするディスプレイコントローラ。
IPC (5件)：
G06F 12/02 590 ,  G06F 12/00 580 ,  G09G 5/00 550 ,  G09G 5/00 555 ,  G09G 5/36 530
FI (5件)：
G06F 12/02 590 A ,  G06F 12/00 580 ,  G09G 5/00 550 T ,  G09G 5/00 555 J ,  G09G 5/36 530 M
引用特許：
審査官引用 (20件)
  • ベクトルロードストア回路
    公報種別：公開公報   出願番号：特願平5-052558   出願人：株式会社東芝
  • バースト転送方式
    公報種別：公開公報   出願番号：特願平4-104139   出願人：株式会社明電舎
  • データ転送システム
    公報種別：公開公報   出願番号：特願平3-205087   出願人：富士通株式会社, 富士通コミュニケーション・システムズ株式会社
全件表示

前のページに戻る

TOP

BOTTOM