特許
J-GLOBAL ID:200903097999096335

多データ状態メモリセル

発明者:
出願人/特許権者:
代理人 (6件): 杉村 興作 ,  高見 和明 ,  徳永 博 ,  藤谷 史朗 ,  来間 清志 ,  冨田 和幸
公報種別:公表公報
出願番号(国際出願番号):特願2003-572035
公開番号(公開出願番号):特表2005-518671
出願日: 2003年02月05日
公開日(公表日): 2005年06月23日
要約:
第1導電材料から形成された第1電極層と、第2導電材料から形成された第2電極層と、前記第1電極層と前記第2電極層の間に配置された金属ドープカルコゲニド材料の第1層とを含むプログラム可能多データ状態メモリセル。前記第1層は、導電性成長が形成されて前記第1及び第2電極層に共に電気的に結合することができる媒体を与える。前記メモリセルは、第3導電材料から形成された第3電極層と、前記第2電極層と前記第3電極層の間に配置された金属ドープカルコゲニド材料の第2層とをさらに含み、前記第2層は、導電性成長が形成されて前記第2及び第3電極層に共に電気的に結合することができる媒体を与える。
請求項(抜粋):
多状態メモリセルにおいて、 第1導電材料から形成された第1電極層と、 第2導電材料から形成された第2電極層と、 導電性成長が形成されて前記第1及び第2電極層に共に電気的に結合することができる媒体を与える、前記第1電極層と前記第2電極層との間に配置された金属ドープカルコゲニド材料の第1層と、 第3導電材料から形成された第3電極層と、 導電性成長が形成されて前記第2及び第3電極層に共に電気的に結合することができる媒体を与える、前記第2電極層と前記第3電極層との間に配置された金属ドープカルコゲニド材料の第2層とを具えることを特徴とする多状態メモリセル。
IPC (2件):
H01L27/10 ,  H01L45/00
FI (2件):
H01L27/10 448 ,  H01L45/00 A
Fターム (3件):
5F083FZ10 ,  5F083GA09 ,  5F083ZA21
引用特許:
審査官引用 (5件)
全件表示

前のページに戻る