特許
J-GLOBAL ID：200903098020995314

動的に調整可能な閾値電圧を有する3次元集積トランジスタの回路

発明者：
ペリーヌ バチュード

ペリーヌ バチュード について

, 
ローラン クラヴェリール

ローラン クラヴェリール について

, 
マリ-アンヌ ジョード

マリ-アンヌ ジョード について

, 
オリヴェール トマス

オリヴェール トマス について

, 
モウド ヴィネ

モウド ヴィネ について


出願人/特許権者：
コミサリア ア レネルジ アトミク

コミサリア ア レネルジ アトミク について


代理人 (3件)： 杉村 憲司 ,  英 貢 ,  福尾 誠
公報種別：公開公報
出願番号（国際出願番号）：特願2009-132492
公開番号（公開出願番号）：特開2009-302530
出願日： 2009年06月01日
公開日（公表日）： 2009年12月24日
要約：
【課題】低減された集積度および低消費電力の基準を満たすと同時に、電気的性能の改良をもたらす、多重構造トランジスタを有する新規なデバイスを提供する。【解決手段】積層の所定レベルに位置する第1トランジスタT11と、所定レベルの上方の積層の第2レベルに位置する第2トランジスタT21とを備え、第1トランジスタは第2トランジスタのチャネル区域116に対向するゲート電極108を備え、第1トランジスタと第2トランジスタとは絶縁区域120により分離され、この絶縁区域は第1トランジスタのゲートと第2トランジスタのチャネルとの間の第1領域R1にて第1トランジスタのゲートと第2トランジスタのチャネルとの間の結合を可能にするように規定された組成および厚さを有し、この絶縁区域は、第1トランジスタおよび第2トランジスタのアクセス区域の間の第1領域の周囲に、第1領域とは異なる組成および厚さを有する第2領域R2を備える。【選択図】図5
請求項（抜粋）：
積層を上に載せる基板と、 前記積層の所定レベルに位置する少なくとも1つの第1トランジスタと、 前記所定レベルの上方の、前記積層の第2レベルに位置する少なくとも1つの第2トランジスタとを備えるマイクロエレクトロニックデバイスであって、 前記第1トランジスタは、前記第2トランジスタのチャネル区域に対向して位置するゲート電極を備え、 前記第1トランジスタと前記第2トランジスタとは絶縁区域によって分離され、 前記絶縁区域は、複数の異なる誘電体から構成され、前記第1トランジスタのゲートと前記第2トランジスタのチャネルとの間の第1領域にて、前記第1トランジスタのゲート電極と前記第2トランジスタのチャネルとの間に第1電気容量C1を形成するように規定された組成および厚さを有し、 前記絶縁区域は、前記第1トランジスタの少なくとも1つのアクセス区域と前記第2トランジスタの少なくとも1つのアクセス区域との間に第2領域を備え、当該第2領域の組成および厚さは、前記第1トランジスタの前記アクセス区域と前記第2トランジスタの前記アクセス区域との間の第2電気容量C2を、C2<C1を満たすように生じさせるように規定されている、マイクロエレクトロニックデバイス。
IPC (5件)：
H01L 21/823 ,  H01L 27/088 ,  H01L 21/824 ,  H01L 27/11 ,  H01L 29/786
FI (7件)：
H01L27/08 102C ,  H01L27/10 381 ,  H01L27/08 102A ,  H01L29/78 613B ,  H01L29/78 617N ,  H01L29/78 619A ,  H01L29/78 626C
Fターム (51件)：
5F048AA00 ,  5F048AA01 ,  5F048AB01 ,  5F048AB03 ,  5F048AC01 ,  5F048BA01 ,  5F048BA16 ,  5F048BB02 ,  5F048BB03 ,  5F048BB05 ,  5F048BB09 ,  5F048BB11 ,  5F048BB14 ,  5F048BF16 ,  5F048BG01 ,  5F048BG07 ,  5F048CB02 ,  5F048CB03 ,  5F048CB04 ,  5F048CB10 ,  5F083BS00 ,  5F083GA10 ,  5F083HA02 ,  5F083JA02 ,  5F083PR40 ,  5F110AA04 ,  5F110AA08 ,  5F110AA09 ,  5F110BB07 ,  5F110BB11 ,  5F110DD05 ,  5F110DD12 ,  5F110DD13 ,  5F110DD21 ,  5F110DD25 ,  5F110EE01 ,  5F110EE09 ,  5F110EE30 ,  5F110FF01 ,  5F110FF02 ,  5F110FF06 ,  5F110GG02 ,  5F110NN03 ,  5F110NN05 ,  5F110NN22 ,  5F110NN23 ,  5F110NN74 ,  5F110NN77 ,  5F110NN78 ,  5F110QQ17 ,  5F110QQ19
引用特許：
審査官引用 (7件)
  • 半導体装置の製造方法及び半導体装置
    公報種別：公開公報   出願番号：特願2005-308285   出願人：セイコーエプソン株式会社
  • 半導体デバイス及びその製造方法
    公報種別：公開公報   出願番号：特願平10-271107   出願人：エルジイ・セミコン・カンパニイ・リミテッド
  • 特開昭56-125868
全件表示

前のページに戻る

TOP

BOTTOM