特許
J-GLOBAL ID:200903098149259711
デュアルダマシン法による配線形成方法
発明者:
出願人/特許権者:
代理人 (1件):
藤巻 正憲
公報種別:公開公報
出願番号(国際出願番号):特願2001-179995
公開番号(公開出願番号):特開2002-373936
出願日: 2001年06月14日
公開日(公表日): 2002年12月26日
要約:
【要約】【課題】 ビアホールの横方向の寸法制御が容易であって、レジストの溶け残りによるクラウンの発生を防止できるデュアルダマシン法による配線形成方法を提供する。【解決手段】 下層配線層8上にエッチングストッパ膜7、層間絶縁膜6、エッチングストッパ膜5、層間絶縁膜4及びキャップ膜3をこの順に形成し、ビアホール9を形成する。次に、ビアホール9内の一部及びキャップ膜3上に下層反射防止膜2を塗布する。次に、下層反射防止膜2上及びビアホール9内における下層反射防止膜2上の空間を埋めるようにポジ型のレジスト1を塗布する。このレジスト1は、露光部溶解速度が250乃至700nm/秒であり、未露光部溶解速度が0.05乃至0.4nm/秒であるものを使用する。このレジスト1を現像・露光し、配線トレンチ10を形成する。次に、ビアホール9及び配線トレンチ10に導電材料12を埋め込む。
請求項(抜粋):
下層導体層上に第1の層間絶縁膜を形成する工程と、この第1の層間絶縁膜上に第2の層間絶縁膜を形成する工程と、この第2の層間絶縁膜上にビアホールパターンの開口を有する第1のレジスト膜を形成する工程と、この第1のレジスト膜をマスクとして前記第1及び第2の層間絶縁膜をエッチングしてビアホールを形成する工程と、前記第2の層間絶縁膜上及び前記ビアホール内の一部を埋め込むように反射防止膜を形成する工程と、前記反射防止膜上及び前記ビアホール内の残部を埋め込むように露光部溶解速度が250乃至700nm/秒である第2のレジスト膜を形成する工程と、前記第2のレジスト膜をフォトリソグラフィにより露光及び現像して前記第2のレジスト膜に配線パターンの開口を形成する工程と、前記第2のレジスト膜をマスクとして前記反射防止膜及び前記第2の層間絶縁膜をエッチングして配線溝を形成する工程と、前記第2のレジスト膜及び前記反射防止膜を除去する工程と、前記ビアホール及び前記配線溝に導電材料を埋め込んで前記下層導体層に接続されるビア及びこのビアに接続される配線を形成する工程と、を有することを特徴とするデュアルダマシン法による配線形成方法。
IPC (5件):
H01L 21/768
, G03F 7/11 503
, G03F 7/40 521
, H01L 21/027
, H01L 21/28
FI (6件):
G03F 7/11 503
, G03F 7/40 521
, H01L 21/28 L
, H01L 21/90 A
, H01L 21/90 C
, H01L 21/30 502 R
Fターム (61件):
2H025AB16
, 2H025AC01
, 2H025AD01
, 2H025AD03
, 2H025FA03
, 2H025FA14
, 2H025FA39
, 2H096AA25
, 2H096HA11
, 2H096HA30
, 2H096JA04
, 2H096LA16
, 2H096LA17
, 4M104BB04
, 4M104CC01
, 4M104DD15
, 4M104DD16
, 4M104DD17
, 4M104DD18
, 4M104DD20
, 4M104DD62
, 4M104DD72
, 4M104DD75
, 4M104EE08
, 4M104EE12
, 4M104EE14
, 4M104EE17
, 4M104EE18
, 4M104HH12
, 4M104HH20
, 5F033HH11
, 5F033HH12
, 5F033JJ01
, 5F033JJ11
, 5F033JJ12
, 5F033KK01
, 5F033KK03
, 5F033KK07
, 5F033MM02
, 5F033QQ01
, 5F033QQ02
, 5F033QQ09
, 5F033QQ10
, 5F033QQ25
, 5F033QQ31
, 5F033QQ35
, 5F033QQ37
, 5F033QQ48
, 5F033RR01
, 5F033RR04
, 5F033RR06
, 5F033RR07
, 5F033RR11
, 5F033RR21
, 5F033SS15
, 5F033TT04
, 5F033WW00
, 5F033XX01
, 5F033XX24
, 5F033XX33
, 5F033XX34
引用特許:
前のページに戻る