特許
J-GLOBAL ID：200903098768643283
半導体装置およびその作製方法
発明者：
出願人/特許権者：
公報種別：公開公報
出願番号（国際出願番号）：特願平11-334453
公開番号（公開出願番号）：特開2000-223716
出願日： 1999年11月25日
公開日（公表日）： 2000年08月11日
要約：
【要約】【課題】 MOSトランジスタと同等かそれ以上の信頼性を達成すると同時にオン領域とオフ領域の両方で良好な特性が得られる結晶質TFTを実現することを目的とする。【解決手段】 ゲート電極をゲート絶縁膜に接して形成されるゲート電極の第1層目と、前記ゲート電極の第1層目上であって該ゲート電極の第1層目の内側に形成されるゲート電極の第2層目と、前記ゲート電極の第1層目と前記ゲート電極の第2層目とに接して形成されるゲート電極の第3層目とで形成し、半導体層は、チャネル形成領域と、一導電型の第1の不純物領域と、前記チャネル形成領域と前記第1の不純物領域との間に形成された一導電型の第2の不純物領域とを有し、前記一導電型の第2の不純物領域の一部は前記ゲート電極の第1層目と重なっていることを特徴としている。
請求項（抜粋）：
基板上に、半導体層と、該半導体層上に形成されたゲート絶縁膜と、該ゲート絶縁膜上に形成されたゲート電極とを有するTFTが形成されている半導体装置において、前記ゲート電極は、前記ゲート絶縁膜に接して形成されるゲート電極の第1層目と、前記ゲート電極の第1層目上であって該ゲート電極の第1層目の内側に形成されるゲート電極の第2層目と、前記ゲート電極の第1層目と前記ゲート電極の第2層目とに接して形成されるゲート電極の第3層目とを有し、前記半導体層は、チャネル形成領域と、一導電型の第1の不純物領域と、前記チャネル形成領域と前記第1の不純物領域との間に形成された一導電型の第2の不純物領域とを有し、前記一導電型の第2の不純物領域の一部は、前記ゲート電極の第1層目と重なっていることを特徴とする半導体装置。
IPC (8件)：
H01L 29/786
, H01L 21/336
, G02F 1/1365
, G09F 9/30 338
, H01L 21/8238
, H01L 27/092
, H01L 27/08 331
, H01L 29/43
H01L 29/78 616 A
, G09F 9/30 338
, H01L 27/08 331 E
, G02F 1/136 500
, H01L 27/08 321 D
, H01L 29/62 G
, H01L 29/78 613 A
, H01L 29/78 617 L
出願人引用 (8件)
全件表示
審査官引用 (8件)
全件表示
前のページに戻る
