特許
J-GLOBAL ID：200903098769339499

パターン形成方法及びそれを用いた半導体装置の製造方法

発明者：
金井 秀樹

金井 秀樹 について


出願人/特許権者：
株式会社東芝

株式会社東芝 について


代理人 (1件)： 三好 秀和 (外7名)
公報種別：公開公報
出願番号（国際出願番号）：特願平11-064058
公開番号（公開出願番号）：特開2000-260701
出願日： 1999年03月10日
公開日（公表日）： 2000年09月22日
要約：
【要約】【課題】 露光パターンに制約されることがなく、配線幅の露光精度を向上させることができ、配線の微細加工を実現することができるパターン形成方法並びにそのパターン形成方法を使用する半導体装置の製造方法を提供する。【解決手段】 パターン形成方法において、レベンソン位相シフトマスク10、ハーフトーン位相シフトマスク20のそれぞれで多重露光を行う。MISFETQにおいて、レベンソン位相シフトマスク10は最も微細なゲート長Lgを持つゲート電極のパターンを露光し、ハーフトーン位相シフトマスク20はゲート長Lgよりは大きいが同様に微細な配線幅Wjを持つ接続配線部、コンタクト幅Wpを持つコンタクト部を露光する。レベンソン位相シフトマスク10に代えてシフタエッジ位相シフトマスク使用することができる。
請求項（抜粋）：
少なくとも以下の工程を備えたことを特徴とするパターン形成方法。(1)被加工体上にレジスト膜を形成する工程(2)レベンソン位相シフトマスクを透過した露光光で第1線幅を有するパターンの一部を前記レジスト膜に転写し、ハーフトーン位相シフトマスクを透過した露光光で前記パターンの一部に連接され前記第1線幅よりも幅寸法の大きな第2線幅を有しかつ線終端を有するパターンの他部を前記レジスト膜に転写する工程
IPC (4件)：
H01L 21/027 ,  G03F 7/20 521 ,  H01L 21/8238 ,  H01L 27/092
FI (3件)：
H01L 21/30 528 ,  G03F 7/20 521 ,  H01L 27/08 321 Z
Fターム (14件)：
5F046AA13 ,  5F046AA25 ,  5F046BA05 ,  5F046CB17 ,  5F048AA01 ,  5F048AC03 ,  5F048BB01 ,  5F048BB05 ,  5F048BB06 ,  5F048BB08 ,  5F048BB11 ,  5F048BE03 ,  5F048BG12 ,  5F048DA00
引用特許：
審査官引用 (11件)
全件表示

前のページに戻る

TOP

BOTTOM