特許
J-GLOBAL ID:201003012641531132

半導体装置の製造方法

発明者:
出願人/特許権者:
代理人 (3件): 伊藤 洋二 ,  三浦 高広 ,  水野 史博
公報種別:公開公報
出願番号(国際出願番号):特願2008-316709
公開番号(公開出願番号):特開2010-141170
出願日: 2008年12月12日
公開日(公表日): 2010年06月24日
要約:
【課題】レーザアニール以外のアニールも行え、かつ、薄膜状態でのハンドリングを行わなくて済むようにする。【解決手段】MOSデバイス形成前に予めFS層2aやp++型コレクタ層1aおよびn++型カソード層1bを形成する。これにより、レーザアニール以外のアニールも行えるようにできる。また、MOSデバイス形成前にヒートシンク107を構成するヒートシンク基板34を接合する。これにより、薄膜状態でのハンドリングを行わなくて済む。そして、ヒートシンク基板34と共にMOSデバイスが形成されたn型シリコン基板30をダイシングカットすることで、ヒートシンク107と一体化された半導体チップ106を形成でき、ヒートシンク107と共に半導体チップ106を取り扱うことができるため、この後の工程でも薄膜状態でのハンドリングを行わなくて済むようにできる。【選択図】図6
請求項(抜粋):
ダイオード形成領域に備えられる第1導電型層(1b)およびIGBT形成領域に形成される第2導電型のコレクタ層(1a)と、 前記第1導電型層(1b)および前記コレクタ層(1a)の上に配置された第1導電型のドリフト層(2)と、 前記ドリフト層(2)の上に形成された第2導電型のベース領域(3)と、 前記ベース領域(3)を貫通して前記ドリフト層(2)に達するように形成されたトレンチ(4)と、 前記ベース領域(3)内において前記トレンチ(4)の側面に接するように形成された第1導電型のエミッタ領域(5)と、 前記トレンチ(4)の表面上に形成されたゲート絶縁膜(6)と、 前記トレンチ(4)内において、前記ゲート絶縁膜(6)の上に形成されたゲート電極(7)と、 前記ベース領域(3)および前記エミッタ領域(5)に電気的に接続された上部電極(12)と、 前記コレクタ層(1a)の裏面側に形成された下部電極(14)とを備え、 前記IGBT形成領域に備えられた前記コレクタ層(1a)、前記ドリフト層(2)、前記ベース領域(3)、前記エミッタ領域(5)および前記トレンチ(4)内に形成された前記ゲート電極(7)にてIGBTを構成すると共に、 前記ダイオード形成領域に備えられた前記第1導電型層(1b)および前記ドリフト層(2)と、第2導電型の前記ベース領域とによるPN接合にてダイオードを構成し、前記IGBTと前記ダイオードとが一体化された半導体装置の製造方法であって、 主表面および該主表面と反対側となる裏面を有する第1導電型の半導体基板(30)を用意する工程と、 前記半導体基板(30)における裏面に対して、前記コレクタ層(1a)および前記第1導電型層(1b)を形成する工程と、 前記半導体基板(30)における前記コレクタ層(1a)および前記第1導電型層(1b)側にサポート基盤(33)を接合する工程と、 前記サポート基盤(33)にて支持した状態で前記半導体基板(30)の主表面側を薄膜化する工程と、 前記サポート基盤(33)にて支持した状態で前記薄膜化した前記半導体基板(30)の主表面に、前記ベース領域(3)、前記エミッタ領域(5)および前記トレンチ(4)、前記ゲート絶縁膜(6)、前記ゲート電極(7)および前記上部電極(12)を形成する工程と、 複数のヒートシンク(107)が備えられたヒートシンク基板(34)を用意し、該ヒートシンク基板(34)における各ヒートシンク(107)を前記上部電極(12)に対して接合することにより、前記半導体基板(30)に前記ヒートシンク基板(34)を貼り付ける工程と、 前記サポート基盤(33)を前記半導体基板(30)から分離したのち、前記複数のヒートシンク(107)をチップ単位に分ける工程と、 前記チップ単位に分けられた前記ヒートシンク(107)が備えられた状態で前記半導体基板(30)をチップ単位にダイシングして半導体チップ(106)を形成する工程と、を含んでいることを特徴とする半導体装置の製造方法。
IPC (4件):
H01L 27/04 ,  H01L 29/78 ,  H01L 29/739 ,  H01L 29/06
FI (7件):
H01L29/78 657D ,  H01L29/78 655A ,  H01L29/78 653A ,  H01L29/78 655F ,  H01L29/78 652P ,  H01L29/78 655B ,  H01L29/78 652Q
引用特許:
出願人引用 (1件) 審査官引用 (6件)
全件表示

前のページに戻る