特許
J-GLOBAL ID:201003034981037950
半導体集積装置およびその作製方法
発明者:
,
,
,
出願人/特許権者:
公報種別:公開公報
出願番号(国際出願番号):特願2009-080735
公開番号(公開出願番号):特開2010-232567
出願日: 2009年03月29日
公開日(公表日): 2010年10月14日
要約:
【課題】 回路部とセンサ部を同一基板上に形成した半導体集積装置において、非鉛材料を使用した半導体集積装置を提供するとともに、その作製方法を提供する。【解決手段】 半導体集積装置は、回路部2は、表面に保護層44〜46が成膜されており、センサ部3は、回路部の保護層表面を含む半導体基板表面の全体に成膜された非鉛強誘電体材料31のうち該回路部に成膜された部分を除去した残余部により構成されている。作製方法は、回路部を形成する工程と、半導体基板の表面全体に、シリコン窒化膜を主とする保護層を構築する工程と、センサ部形成領域に積層された保護層を除去する工程と、半導体基板の全体に下部電極層を形成する工程と、下部電極層の表面に非鉛強誘電体材料層を形成する工程と、回路部形成領域に積層される非鉛強誘電体材料層および下部電極層を順次除去する工程と、センサ部に上部電極を形成する工程と、配線電極を形成する工程とを順次実施する。【選択図】図1
請求項(抜粋):
同一半導体基板上に回路部とセンサ部が形成されてなる半導体集積装置であって、前記回路部は、表面に保護層が成膜された回路部であり、前記センサ部は、前記回路部の保護層を含む半導体基板全体に成膜された非鉛強誘電体材料のうち該回路部に成膜された部分を除去した残余部により構成されたセンサ部であることを特徴とする半導体集積装置。
IPC (5件):
H01L 21/822
, H01L 27/04
, H01L 37/02
, H01L 21/316
, H01L 31/10
FI (5件):
H01L27/04 F
, H01L37/02
, H01L21/316 G
, H01L31/10 Z
, H01L31/10 G
Fターム (26件):
2G065AB02
, 2G065BA13
, 2G065BA14
, 2G065BC02
, 2G065DA20
, 5F038AC18
, 5F038AZ07
, 5F038CA05
, 5F038DF11
, 5F038EZ14
, 5F038EZ15
, 5F038EZ17
, 5F038EZ20
, 5F049MA20
, 5F049MB03
, 5F049NA20
, 5F049PA03
, 5F049PA14
, 5F049RA06
, 5F049SS03
, 5F049WA01
, 5F058BC03
, 5F058BD05
, 5F058BF46
, 5F058BH01
, 5F058BJ10
引用特許:
審査官引用 (5件)
-
半導体基板上の積層構造
公報種別:公開公報
出願番号:特願2007-066393
出願人:国立大学法人豊橋技術科学大学
-
特開平3-034580
-
半導体装置とその製造方法
公報種別:公開公報
出願番号:特願2007-044534
出願人:富士通株式会社
-
半導体装置及びその製造方法
公報種別:公開公報
出願番号:特願2008-273259
出願人:セイコーエプソン株式会社
-
焦電センサ
公報種別:公表公報
出願番号:特願2005-518094
出願人:デルファイ・テクノロジーズ・インコーポレーテッド, シメトリックス・コーポレーション
全件表示
前のページに戻る