特許

J-GLOBAL ID：201003036642527763

縦型論理素子

発明者： 家地 洋之 ,  工藤 一浩
出願人/特許権者： 株式会社リコー ,  国立大学法人 千葉大学
代理人 (1件)： 伊東 忠彦
公報種別：公開公報
出願番号（国際出願番号）：特願2009-032010
公開番号（公開出願番号）：特開2010-192477
出願日： 2009年02月13日
公開日（公表日）： 2010年09月02日
要約：

【課題】狭い面積で高速応答性の縦型半導体装置を提供する。【解決手段】基板上に形成された第1の電極と、絶縁膜と、絶縁膜を介し第1の電極の側面の一方に形成された第1の導電型の第1の半導体層と、絶縁膜を介し第1の電極の側面の他方に形成された第2の導電型の第2の半導体層と、一部領域における第1の半導体層上に形成された第2の電極と、他の一部領域における第2の半導体層上に形成された第3の電極と、第1の電極の上層の第1の半導体層及び第2の半導体層上に形成された第4の電極とを有し、第2の電極と前記第4の電極間における第1の半導体層に第1のチャネル領域が形成され、第3の電極と前記第4の電極間における第2の半導体層に第2のチャネル領域が形成されるものであることを特徴とする縦型半導体装置を提供することにより上記課題を解決する。【選択図】 図2

請求項（抜粋）：

基板上に形成された第1の電極と、 前記第1の電極を覆い形成された絶縁膜と、 少なくとも前記絶縁膜を介し、第1の電極の側面の一方及び前記絶縁膜を介した基板上の一部の領域に形成された第1の導電型の第1の半導体層と、 少なくとも前記絶縁膜を介し、第1の電極の側面の他方及び前記絶縁膜を介した基板上の他の一部の領域に形成された第2の導電型の第2の半導体層と、 前記一部領域における前記第1の半導体層上に形成された第2の電極と、 前記他の一部領域における前記第2の半導体層上に形成された第3の電極と、 前記第1の電極の上層の前記第1の半導体層及び第2の半導体層上に形成された第4の電極と、 を有し、 前記第2の電極と前記第4の電極間における前記絶縁膜を介した第1の電極の側面の一方に形成された第1の半導体層において、第1のチャネル領域が形成され、 前記第3の電極と前記第4の電極間における前記絶縁膜を介した第1の電極の側面の他方に形成された第2の半導体層において、第2のチャネル領域が形成されるものであることを特徴とする縦型半導体装置。

IPC (6件)：

H01L 29/786 ,  H01L 51/05 ,  H01L 21/823 ,  H01L 27/088 ,  H01L 27/092 ,  H01L 27/08

FI (9件)：

H01L29/78 613A ,  H01L29/78 626Z ,  H01L29/78 618B ,  H01L29/28 100A ,  H01L27/08 102E ,  H01L27/08 321G ,  H01L27/08 102B ,  H01L27/08 321C ,  H01L27/08 331E

Fターム (65件)：

5F048AA01 ,  5F048AB04 ,  5F048AC01 ,  5F048AC03 ,  5F048BA14 ,  5F048BA15 ,  5F048BA16 ,  5F048BB01 ,  5F048BB04 ,  5F048BB09 ,  5F048BB11 ,  5F048BC03 ,  5F048BC15 ,  5F048BD01 ,  5F048BD07 ,  5F048BD09 ,  5F048BF01 ,  5F048BF02 ,  5F048BF07 ,  5F048BF16 ,  5F110AA04 ,  5F110BB04 ,  5F110CC10 ,  5F110DD01 ,  5F110DD02 ,  5F110DD03 ,  5F110DD05 ,  5F110DD21 ,  5F110EE01 ,  5F110EE02 ,  5F110EE03 ,  5F110EE04 ,  5F110EE06 ,  5F110EE22 ,  5F110EE42 ,  5F110EE43 ,  5F110EE44 ,  5F110EE45 ,  5F110FF01 ,  5F110FF02 ,  5F110FF03 ,  5F110FF09 ,  5F110FF27 ,  5F110FF28 ,  5F110FF29 ,  5F110GG01 ,  5F110GG02 ,  5F110GG03 ,  5F110GG04 ,  5F110GG05 ,  5F110GG25 ,  5F110GG42 ,  5F110GG43 ,  5F110GG44 ,  5F110HK01 ,  5F110HK02 ,  5F110HK03 ,  5F110HK04 ,  5F110HK06 ,  5F110HK32 ,  5F110HK33 ,  5F110HK34 ,  5F110QQ06 ,  5F110QQ08 ,  5F110QQ11

引用特許：

審査官引用 (7件)

• 特開昭60-160169
  
• ダブルバーティカルチャネル薄膜トランジスタのCMOS装置及びその製造方法
  公報種別：公開公報   出願番号：特願2001-381085   出願人：瀚宇彩晶股ふん有限公司
• 薄膜トランジスタおよびその製造方法
  公報種別：公開公報   出願番号：特願2002-094606   出願人：株式会社液晶先端技術開発センター
• デュアルタイプ薄膜電界効果トランジスタおよび応用例
  公報種別：公開公報   出願番号：特願2000-139494   出願人：インターナショナル・ビジネス・マシーンズ・コーポレーション
• 電界効果トランジスタおよびその製造方法
  公報種別：公開公報   出願番号：特願2003-178111   出願人：シャープ株式会社
• 半導体デバイス
  公報種別：公開公報   出願番号：特願2006-178294   出願人：株式会社リコー
• 半導体装置及び半導体装置の製造方法
  公報種別：公開公報   出願番号：特願2006-262619   出願人：キヤノン株式会社