薄膜トランジスタおよびその製造方法

発明者：
出願人/特許権者：
代理人 (1件)：和泉良彦 (外1名)
公報種別：公開公報
出願番号（国際出願番号）：特願2002-094606
公開番号（公開出願番号）：特開2003-298058
出願日： 2002年03月29日
公開日（公表日）： 2003年10月17日
要約：

【要約】【課題】ソース、ドレイン領域がセルフアライン技術で構成されるボトムゲート型薄膜トランジスタにおいて、素子面積を増加させることなく、CMOS構造を備えた薄膜トランジスタおよびその製造方法を提供する。【解決手段】絶縁性基板1の表面上に設けたゲート電極3と、絶縁性基板1の表面上およびゲート電極3の表面上にわたって設けたゲート絶縁膜4と、ゲート絶縁膜4の表面上に設けた半導体層5と、ゲート電極3の両側面上に位置する半導体層5中に設けたそれぞれ極性の異なるチャネル領域6とを有する構成。

請求項（抜粋）：

絶縁性基層の表面上に設けたゲート電極と、前記基層の表面上および前記ゲート電極の表面上にわたって設けた絶縁層と、前記絶縁層の表面上に設けた半導体層と、前記ゲート電極の両側面上に位置する前記半導体層中に設けたそれぞれ極性の異なるチャネル領域とを有することを特徴とする薄膜トランジスタ。

IPC (4件)：

H01L 29/786 , H01L 21/8238 , H01L 27/08 331 , H01L 27/092

FI (4件)：

H01L 27/08 331 E , H01L 29/78 613 A , H01L 29/78 626 A , H01L 27/08 321 C

Fターム (40件)：

5F048AC04 , 5F048BA16 , 5F048BA19 , 5F048BC03 , 5F048BC11 , 5F048BC18 , 5F048BD07 , 5F048CB07 , 5F110AA04 , 5F110BB02 , 5F110BB04 , 5F110CC09 , 5F110DD02 , 5F110DD13 , 5F110EE04 , 5F110EE09 , 5F110EE44 , 5F110EE45 , 5F110FF02 , 5F110FF03 , 5F110FF30 , 5F110GG02 , 5F110GG13 , 5F110GG25 , 5F110GG32 , 5F110GG34 , 5F110GG44 , 5F110GG52 , 5F110HJ01 , 5F110HJ04 , 5F110HJ13 , 5F110HJ23 , 5F110HL03 , 5F110HL04 , 5F110HL11 , 5F110HL23 , 5F110NN02 , 5F110PP00 , 5F110QQ09 , 5F110QQ11

引用特許：

審査官引用 (12件)

特開昭60-160169
MOS型薄膜トランジスタ
公報種別：公開公報出願番号：特願平4-175120 出願人：日本電気株式会社
薄膜トランジスタの製造方法
公報種別：公開公報出願番号：特願平9-331756 出願人：株式会社東芝

全件表示

前のページに戻る