特許
J-GLOBAL ID：201003057341490268
ヘテロ接合電界効果トランジスタおよびヘテロ接合電界効果トランジスタの製造方法
発明者：
,
出願人/特許権者：
代理人 (1件)：
野河 信太郎
公報種別：公開公報
出願番号（国際出願番号）：特願2008-170794
公開番号（公開出願番号）：特開2010-010584
出願日： 2008年06月30日
公開日（公表日）： 2010年01月14日
要約：
【課題】リセスゲート部における二次元電子ガス濃度を制御でき、しきい値電圧のバラつきが小さいヘテロ接合電界効果トランジスタおよびその製造方法を提供する。【解決手段】基板上に、AlxGa1-xN(0≦x<1)からなるチャネル層3と、前記チャネル層3上に設けられ且つリセス領域を有する障壁層10と、前記リセス領域に設けられたゲート電極9と、前記障壁層10上において前記リセス領域を挟んで設けられたソース電極7およびドレイン電極8とを備え、前記障壁層10は、前記チャネル層3側から順にAls1Ga1-s1N(0<s1≦1)からなる第1障壁層4およびAls2Ga1-s2N(0<s2<1)からなる第2障壁層5を有し、第1障壁層4のAl組成s1は、第2障壁層5のAl組成s2および前記チャネル層3のAl組成xの何れよりも大きく、前記リセス領域は、第2障壁層5を貫通して第1障壁層4に到達していることを特徴とする。【選択図】図1
請求項（抜粋）：
基板上に、AlxGa1-xN(0≦x<1)またはAlxGayIn1-x-yN(0≦x<1、0<y<1、0<x+y<1)からなるチャネル層と、前記チャネル層上に設けられ且つリセス領域を有する障壁層と、前記リセス領域に設けられたゲート電極と、前記障壁層上において前記リセス領域を挟んで設けられたソース電極およびドレイン電極とを備え、
前記障壁層は、前記チャネル層側から順にAls1Ga1-s1N(0<s1≦1)からなる第1障壁層およびAls2Ga1-s2N(0<s2<1)からなる第2障壁層を有し、第1障壁層のAl組成s1は、第2障壁層のAl組成s2および前記チャネル層のAl組成xの何れよりも大きく、前記リセス領域は、第2障壁層を貫通して第1障壁層に到達していることを特徴とするヘテロ接合電界効果トランジスタ。
IPC (3件)：
H01L 21/338
, H01L 29/778
, H01L 29/812
5F102FA00
, 5F102GB01
, 5F102GC01
, 5F102GD01
, 5F102GD10
, 5F102GJ02
, 5F102GJ03
, 5F102GJ04
, 5F102GJ10
, 5F102GK04
, 5F102GK08
, 5F102GL04
, 5F102GM04
, 5F102GM08
, 5F102GQ01
, 5F102GR04
, 5F102GR07
, 5F102GR10
, 5F102GS01
, 5F102GT01
, 5F102GT03
, 5F102GT06
, 5F102GV08
, 5F102HC01
, 5F102HC11
, 5F102HC15
, 5F102HC19
, 5F102HC21
