特許
J-GLOBAL ID:201103046649369830

HEMT装置及びその製造方法

発明者:
出願人/特許権者:
代理人 (5件): 青木 篤 ,  鶴田 準一 ,  南山 知広 ,  河合 章 ,  中村 健一
公報種別:公表公報
出願番号(国際出願番号):特願2011-512815
公開番号(公開出願番号):特表2011-523218
出願日: 2009年03月04日
公開日(公表日): 2011年08月04日
要約:
HEMT装置及びHEMT装置の製造方法であって、HEMT装置は、基板(12)上のバッファ層(14)と、バッファ層(14)上の半導体層と、半導体層上の絶縁層(16,17)と、半導体層に接触するソース電極(22)及びドレイン電極(23)と、ソース電極(22)とドレイン電極(23)との間のゲート電極(24,104,114)と、を備え、ゲート電極(24,104,114)の下の半導体層に配置されたチャネルをピンチオフ状態にしている。【選択図】図6
請求項(抜粋):
基板上のバッファ層と、 前記バッファ層上の半導体層と、 前記半導体層上の絶縁層と、 前記半導体層に接触するソース及びドレインと、 前記ソースと前記ドレインとの間のゲートと、を備え、 前記ゲートの下の前記半導体層のチャネルをピンチオフ状態にしたことを特徴とするHEMT装置。
IPC (5件):
H01L 21/338 ,  H01L 29/778 ,  H01L 29/812 ,  H01L 21/28 ,  H01L 29/41
FI (3件):
H01L29/80 H ,  H01L21/28 301B ,  H01L29/44 S
Fターム (40件):
4M104AA04 ,  4M104AA07 ,  4M104CC03 ,  4M104CC05 ,  4M104EE03 ,  4M104EE17 ,  4M104FF06 ,  4M104FF10 ,  4M104FF27 ,  4M104GG08 ,  4M104GG12 ,  5F102FA03 ,  5F102GA02 ,  5F102GB01 ,  5F102GC01 ,  5F102GD01 ,  5F102GD10 ,  5F102GJ02 ,  5F102GJ03 ,  5F102GJ10 ,  5F102GK04 ,  5F102GL04 ,  5F102GM04 ,  5F102GM08 ,  5F102GM10 ,  5F102GN04 ,  5F102GN08 ,  5F102GN10 ,  5F102GQ01 ,  5F102GR04 ,  5F102GR07 ,  5F102GR10 ,  5F102GR12 ,  5F102GS03 ,  5F102GS04 ,  5F102GT03 ,  5F102GV05 ,  5F102GV08 ,  5F102HC01 ,  5F102HC15
引用特許:
審査官引用 (6件)
全件表示

前のページに戻る