特許
J-GLOBAL ID:201003059661465922
半導体装置の製造方法
発明者:
,
出願人/特許権者:
代理人 (1件):
玉村 静世
公報種別:公開公報
出願番号(国際出願番号):特願2009-101679
公開番号(公開出願番号):特開2010-251632
出願日: 2009年04月20日
公開日(公表日): 2010年11月04日
要約:
【課題】縦型パワーMOSFET等に代表されるウエハの厚さが200μm以下の薄膜ウエハ状態で、種々の加工を繰り返す半導体プロセスにおいては、薄膜化以降の工程では、ウエハのデバイス面(表側主面)に補強用ガラス板を貼り付けた状態で処理を実行することが標準となっている。しかし、本願発明者が検討したところによると、製造コストの70%程度が、この補強用ガラス板に関するものであることが明らかとなった。【解決手段】本願の発明は、ウエハのデバイス面(表側面)に対する処理がほぼ完了し、バック・グラインディングを施したウエハの裏面の周辺端部に応力緩和絶縁膜パターンを形成するものである。【選択図】図12
請求項(抜粋):
以下の工程を含む半導体装置の製造方法:
(a)第1の厚さを有する半導体ウエハの第1の主面上に、第1の金属膜を形成する工程;
(b)前記工程(a)の後、前記半導体ウエハの第2の主面側に対して、バック・グラインディング処理を実行することにより、前記第1の厚さよりも薄い第2の厚さとする工程;
(c)前記工程(b)の後、前記半導体ウエハの前記第2の主面上に、その周辺に沿って、第1の絶縁膜からなり、前記第2の主面の周辺に沿う円環状絶縁膜パターンを含む絶縁膜パターンを形成する工程;
(d)前記絶縁膜パターンがある状態で、前記円環状絶縁膜パターンの開口部の厚さを前記第2の厚さよりも薄い第3の厚さとする工程;
(e)前記工程(d)の後、前記絶縁膜パターンがある状態で、前記半導体ウエハに対して、電気的テストを実行する工程;
(f)前記工程(e)の後、前記絶縁膜パターンがある状態で、前記半導体ウエハの前記第2の主面を粘着シートに貼り付けることにより、前記粘着シートを介してダイシング・フレームに保持させる工程;
(g)前記工程(f)の後、ダイシング・フレームに保持された状態で、前記半導体ウエハを個々のチップに分割する工程。
IPC (5件):
H01L 21/336
, H01L 29/78
, H01L 29/739
, H01L 21/66
, H01L 21/318
FI (12件):
H01L29/78 658G
, H01L29/78 655B
, H01L29/78 658F
, H01L29/78 658Z
, H01L29/78 658A
, H01L29/78 655C
, H01L29/78 652L
, H01L29/78 652M
, H01L29/78 658L
, H01L29/78 655F
, H01L21/66 B
, H01L21/318 B
Fターム (17件):
4M106AA01
, 4M106AA02
, 4M106BA01
, 5F058BA04
, 5F058BA20
, 5F058BC08
, 5F058BE10
, 5F058BF07
, 5F058BF12
, 5F058BF23
, 5F058BF30
, 5F058BF37
, 5F058BF39
, 5F058BG01
, 5F058BH12
, 5F058BJ01
, 5F058BJ10
引用特許:
出願人引用 (5件)
-
半導体装置の製造方法
公報種別:公開公報
出願番号:特願2007-222890
出願人:株式会社ルネサステクノロジ
-
半導体装置の製造方法
公報種別:公開公報
出願番号:特願2006-166178
出願人:富士電機ホールディングス株式会社
-
半導体装置およびその製造方法
公報種別:公開公報
出願番号:特願2004-120997
出願人:株式会社ルネサステクノロジ
全件表示
前のページに戻る