特許
J-GLOBAL ID：200903044481870677

半導体装置およびその製造方法

発明者：
奥田 秀一

奥田 秀一 について

, 
天田 春男

天田 春男 について

, 
橋本 泰造

橋本 泰造 について


出願人/特許権者：
株式会社ルネサステクノロジ

株式会社ルネサステクノロジ について


代理人 (1件)： 筒井 大和
公報種別：公開公報
出願番号（国際出願番号）：特願2004-120997
公開番号（公開出願番号）：特開2005-303218
出願日： 2004年04月16日
公開日（公表日）： 2005年10月27日
要約：
【課題】半導体素子として、例えばIGBTを有する半導体装置の製造歩留まりを向上させることのできる技術を提供する。【解決手段】半導体基板1の表面側に配線17,18を形成した後、配線17,18の上部に配線17,18を覆う支持基板21を貼り付け、さらに支持基板21の上にBGテープ22を重ねて貼り付けて、半導体基板1を裏面から研削する。その後、BGテープ22を剥離して、半導体基板1の裏面にイオン注入により不純物を導入し、続いて支持基板21を剥離して、半導体基板1に熱処理を施す。【選択図】図14
請求項（抜粋）：
以下を含む半導体装置: 半導体基板の第1の面側に形成された半導体素子、 前記第1の面側に形成され、前記半導体素子と電気的に接続する電極、 前記電極の表面の外周部および側面を覆う保護膜、 前記保護膜に覆われていない前記電極の表面を覆う第1のメタル膜、 前記半導体基板の第2の面に、不純物の導入により形成された半導体領域、 前記半導体領域と電気的に接続する第2のメタル膜。
IPC (5件)：
H01L29/41 ,  H01L21/28 ,  H01L21/304 ,  H01L21/336 ,  H01L29/78
FI (12件)：
H01L29/44 L ,  H01L21/28 A ,  H01L21/304 622J ,  H01L21/304 631 ,  H01L29/78 652L ,  H01L29/78 652M ,  H01L29/78 652Q ,  H01L29/78 653A ,  H01L29/78 655A ,  H01L29/78 658K ,  H01L29/78 658J ,  H01L29/78 658A
Fターム (19件)：
4M104AA01 ,  4M104BB01 ,  4M104BB02 ,  4M104BB05 ,  4M104BB14 ,  4M104CC01 ,  4M104CC05 ,  4M104DD19 ,  4M104DD22 ,  4M104DD26 ,  4M104DD34 ,  4M104DD39 ,  4M104DD78 ,  4M104FF02 ,  4M104FF17 ,  4M104FF27 ,  4M104GG09 ,  4M104GG18 ,  4M104HH20
引用特許：
出願人引用 (4件)
全件表示
審査官引用 (11件)
全件表示

前のページに戻る

TOP

BOTTOM