特許
J-GLOBAL ID:201003063073551607

エピタキシャルシリコンウェーハとその製造方法

発明者:
出願人/特許権者:
代理人 (1件): 特許業務法人ウィルフォート国際特許事務所
公報種別:公開公報
出願番号(国際出願番号):特願2008-330749
公開番号(公開出願番号):特開2010-153631
出願日: 2008年12月25日
公開日(公表日): 2010年07月08日
要約:
【課題】シリコン結晶育成時にリンのような電気抵抗率降下用ドーパントとゲルマニウムが一緒に高濃度にドープされた低電気抵抗率のシリコン結晶基板をベースにしたエピタキシャルシリコンウェーハにおいて、ミスフィット転位とスタッキングフォルト(SF)の双方を抑制する。【解決手段】シリコン結晶育成時に例えばリンとゲルマニウムが一緒に高濃度ドープされたシリコン結晶基板上に、シリコンエピタキシャル層をCVD法で成長させるプロセスにおいて、そのプロセス温度を1000〜1090°Cの範囲内(より望ましくは、1050〜1080°C)の範囲内にする。これにより、SFに起因してエピタキシャルシリコンウェーハの表面に生じるLPD(SFに起因して生じる)の個数が大幅に減る。【選択図】図1
請求項(抜粋):
エピタキシャルシリコンウェーハの製造方法において、 シリコン結晶育成時にN型又はP型の電気抵抗率降下用ドーパントとゲルマニウムが一緒にドープされたシリコン結晶基板を用意する第1ステップと、 前記シリコン結晶基板の表層から酸素をアニールアウトするため、および、表面改質を目的として前記シリコン結晶基板のプリベーク処理を行う第2ステップと、 前記第2ステップの後に、CVD法により1000〜1090°Cの範囲内の温度で前記シリコン結晶基板上にシリコンエピタキシャル層を形成する第3ステップと を含むことを特徴とするエピタキシャルシリコンウェーハの製造方法。
IPC (6件):
H01L 21/20 ,  H01L 21/205 ,  C30B 29/06 ,  C30B 25/20 ,  C23C 16/24 ,  H01L 21/324
FI (6件):
H01L21/20 ,  H01L21/205 ,  C30B29/06 504F ,  C30B25/20 ,  C23C16/24 ,  H01L21/324 X
Fターム (32件):
4G077AA03 ,  4G077BA04 ,  4G077DB01 ,  4G077EA02 ,  4G077EB01 ,  4G077ED06 ,  4G077EE01 ,  4G077HA12 ,  4G077TC01 ,  4G077TC06 ,  4G077TC16 ,  4G077TK01 ,  4G077TK13 ,  4K030BA29 ,  4K030BB02 ,  4K030CA04 ,  4K030CA12 ,  4K030DA02 ,  4K030FA10 ,  4K030JA10 ,  4K030LA15 ,  5F045AB02 ,  5F045AD14 ,  5F045AD15 ,  5F045AF03 ,  5F045BB13 ,  5F045DA67 ,  5F152LL03 ,  5F152LN03 ,  5F152MM04 ,  5F152NN03 ,  5F152NQ03
引用特許:
出願人引用 (1件) 審査官引用 (5件)
全件表示

前のページに戻る