特許
J-GLOBAL ID：201003065992482053

成膜方法

発明者：
橋本 信

橋本 信 について

, 
田辺 達也

田辺 達也 について


出願人/特許権者：
住友電気工業株式会社

住友電気工業株式会社 について


代理人 (7件)： 深見 久郎 ,  森田 俊雄 ,  仲村 義平 ,  堀井 豊 ,  野田 久登 ,  酒井 將行 ,  荒川 伸夫
公報種別：公開公報
出願番号（国際出願番号）：特願2008-168597
公開番号（公開出願番号）：特開2010-010440
出願日： 2008年06月27日
公開日（公表日）： 2010年01月14日
要約：
【課題】基板の主表面上に、基板の主表面を構成する材料の格子定数とは格子定数の異なる材料からなる薄膜を成膜することによりヘテロエピタキシャル膜を成膜させる際に、膜の界面付近において組成が急峻に変化していない遷移層が出現する。この遷移層が、ヘテロエピタキシャル膜の界面付近における結晶の特性を劣化させる。【解決手段】成膜させたい薄膜を構成する材料の格子定数と、薄膜が成膜される基板の一方の主表面を構成する材料の格子定数とに応じて、主表面に沿った方向に対して基板を湾曲させる。そして、基板を湾曲させた状態で、その基板の一方の主表面上に薄膜を成膜させる。【選択図】図9
請求項（抜粋）：
基板の一方の主表面上に薄膜を成膜させる成膜方法であり、 基板を準備する工程と、 前記主表面に沿った方向に対して前記基板を湾曲させる工程と、 前記基板を湾曲させた状態で、前記基板の一方の主表面上に薄膜を成膜させる工程とを備えている成膜方法。
IPC (2件)：
H01L 21/205 ,  H01L 21/20
FI (2件)：
H01L21/205 ,  H01L21/20
Fターム (34件)：
5F045AA02 ,  5F045AA04 ,  5F045AB14 ,  5F045AB17 ,  5F045AC08 ,  5F045AC12 ,  5F045AD11 ,  5F045AE29 ,  5F045AF09 ,  5F045BB12 ,  5F045BB16 ,  5F045CA07 ,  5F045CA10 ,  5F045DA53 ,  5F045DA54 ,  5F045DA55 ,  5F045DA69 ,  5F045DP04 ,  5F045DQ10 ,  5F045EF01 ,  5F045EK07 ,  5F045EK27 ,  5F045EK30 ,  5F045GB04 ,  5F152LL03 ,  5F152LL05 ,  5F152LN01 ,  5F152LN08 ,  5F152LN21 ,  5F152MM02 ,  5F152MM05 ,  5F152NN13 ,  5F152NP09 ,  5F152NQ09
引用特許：
審査官引用 (5件)
全件表示

前のページに戻る

TOP

BOTTOM