特許
J-GLOBAL ID：201003095909584776

積層型セラミック電子部品の製造方法

発明者：
松原 大悟

松原 大悟 について


出願人/特許権者：
株式会社村田製作所

株式会社村田製作所 について


代理人 (1件)： 小柴 雅昭
公報種別：公開公報
出願番号（国際出願番号）：特願2009-088775
公開番号（公開出願番号）：特開2010-245088
出願日： 2009年04月01日
公開日（公表日）： 2010年10月28日
要約：
【課題】少なくとも表面がフェライトからなるフェライト層をもって構成されるセラミック積層体と、セラミック積層体の表面に形成される外部電極とを備える、積層型セラミック電子部品において、外部電極の接合強度を高める。【解決手段】焼成することによって、外部電極を有する積層型セラミック電子部品となる生の積層構造物において、外部電極に金属酸化物、たとえばフェライトを形成する材料と同じ材料を含ませておく。生の積層構造物を焼成するとき、大気中の酸素分圧に比べて酸素分圧の低い条件で焼成を実施する低酸素焼成ステージを設けておき、金属酸化物の還元反応により外部電極とそれに接するフェライト層との間での化学反応性を向上させ、強固な接合状態にある外部電極を得るようにする。【選択図】図3
請求項（抜粋）：
少なくとも表面がフェライトからなるフェライト層をもって構成されるセラミック積層体と、前記セラミック積層体の表面に形成されかつ金属酸化物を含む外部電極とを備える、積層型セラミック電子部品を製造する方法であって、 焼成することによって前記外部電極を有する前記積層型セラミック電子部品となる生の積層構造物を用意する工程と、 前記生の積層構造物を焼成する焼成工程と を備え、 前記焼成工程は、大気中の酸素分圧に比べて酸素分圧の低い条件で焼成を実施する低酸素焼成ステージを含む、 積層型セラミック電子部品の製造方法。
IPC (3件)：
H01G 4/12 ,  H05K 3/46 ,  H01G 4/30
FI (5件)：
H01G4/12 364 ,  H05K3/46 H ,  H05K3/46 Q ,  H05K3/46 S ,  H01G4/30 311Z
Fターム (25件)：
5E001AB03 ,  5E001AC04 ,  5E001AD04 ,  5E001AF06 ,  5E082AA01 ,  5E082AB03 ,  5E082DD13 ,  5E082GG10 ,  5E346AA12 ,  5E346AA15 ,  5E346AA43 ,  5E346BB13 ,  5E346CC16 ,  5E346CC32 ,  5E346CC39 ,  5E346DD02 ,  5E346DD13 ,  5E346DD34 ,  5E346EE24 ,  5E346EE27 ,  5E346FF18 ,  5E346FF45 ,  5E346GG04 ,  5E346GG09 ,  5E346HH11
引用特許：
審査官引用 (7件)
  • 配線基板の製造方法
    公報種別：公開公報   出願番号：特願2005-343732   出願人：京セラ株式会社
  • コイル内蔵基板
    公報種別：公開公報   出願番号：特願2006-338228   出願人：京セラ株式会社
  • 配線基板の製造方法
    公報種別：公開公報   出願番号：特願2006-086272   出願人：京セラ株式会社
全件表示

前のページに戻る

TOP

BOTTOM