文献

J-GLOBAL ID：201102278640720342   整理番号：11A1090840

Virtex-5上の動的部分再構成暗号回路の消費電力評価

Power Consumption Evaluation of a Dynamically Reconfigurable Multi-cryptoprocessor on Virtex-5FPGA

著者 (3件)： 堀洋平 (産業技術総合研 情報セキュリティ研究セ) ,  片下敏宏 (産業技術総合研 情報セキュリティ研究セ) ,  佐藤証 (産業技術総合研 情報セキュリティ研究セ)
資料名： 電子情報通信学会技術研究報告  (IEICE Technical Report (Institute of Electronics, Information and Communication Engineers))
巻： 111  号： 31(RECONF2011 1-21)  ページ： 97-102  発行年： 2011年05月05日 
JST資料番号： S0532B  ISSN： 0913-5685  資料種別： 会議録 (C)
記事区分： 原著論文  発行国： 日本 (JPN)  言語： 日本語 (JA)

抄録/ポイント： Virtex-5FPGAの動的部分再構成(Dynamic Partial Reconfiguration:DPR)を利用し,複数の暗号モジュールを切り替えて実装することで,回路面積や消費電力がどの程度削減可能であるか評価する。今回,6つの国際標準共通鍵ブロック暗号モジュール(AES,Camellia,SEED,TDEA,MISTY1,CAST-128)を,同時に実装した場合とDPRにより切り替えて実装した場合の消費電力やリソース使用量を評価した。実験の結果,DPRを利用した暗号回路はDPRを利用しない回路と比較してリソース使用量を67%削減でき,消費エネルギーを約6~9%削減することが可能であることが示された。(著者抄録)

シソーラス用語： *FPGA ,  *再構成 ,  *消費電力 ,  *秘密鍵暗号 ,  プログラミング環境 ,  回路設計 ,  性能評価 ,  資源管理 ,  ブロック構造 ,  動的再構成
準シソーラス用語： Virtex-5FPGA ,  共通鍵暗号 ,  回路規模

分類 (2件)： 集積回路一般  (NC03161C) ,  符号理論  (ND02030R)

引用文献 (15件)：

• PLATZNER, M. ed. Dynamically Reconfigurable Systems-Architectures, Design Methods and Applications. 2010
• 堀洋平. Fpgaの動的部分再構成を用いたマルチ暗号モジュールの回路規模と消費電力の削減. 情報処理学会論文誌コンピューティングシステム. 2008, 1, 2, 47-58
• Information technology-Security techniques-Encryption algorithms-Part 3 : Block ciphers. ISO/IEC 18033-3. 2005
• Xilinx. Two flows for partial reconfiguration : Module based or difference based. 2004
• Xilinx, Inc. Early Access Partial Reconfiguration User Guide For ISE 8.1.01i. 2006

タイトルに関連する用語 (4件)： 部分再構成 ,  暗号回路 ,  消費電力 ,  評価