特許
J-GLOBAL ID：201103002362625340
半導体記憶装置
発明者：
出願人/特許権者：
代理人 (6件)：
鈴江 武彦
, 村松 貞男
, 橋本 良郎
, 河野 哲
, 中村 誠
, 河井 将次
公報種別：特許公報
出願番号（国際出願番号）：特願2000-173716
公開番号（公開出願番号）：特開2001-351392
特許番号：特許第4005761号
出願日： 2000年06月09日
公開日（公表日）： 2001年12月21日
請求項（抜粋）：
【請求項1】少なくとも1つのメモリセルと少なくとも1つの選択ゲートトランジスタを含むメモリセルユニットがマトリクス配列されたメモリセルアレイを具備し、
通常のデータ書き込み動作を行う第1のデータ書き込み動作と1つの前記メモリセルアレイ内の複数のワード線に接続された複数のメモリセルへ同一データを同時に書き込む第2のデータ書き込み動作とを有し、前記メモリセルのゲートとソース・ドレイン間に電源電圧より大きい電位差を与えることにより、前記メモリセルのデータ書き替えを実行する半導体記憶装置であって、
前記メモリセルは前記選択ゲートトランジスタを介してソース線と接続され、
前記第1のデータ書き込み動作では前記メモリセルに書き込むデータに応じて前記メモリセルのドレイン電圧が異なるとともに、前記データ書き替えを実行している期間中の前記ソース線の電位設定レベルが、前記第1のデータ書き込み動作時よりも前記第2のデータ書き込み動作時の方が低いことを特徴とする半導体記憶装置。
IPC (3件)：
G11C 16/06 ( 200 6.01)
, G11C 16/04 ( 200 6.01)
, G11C 16/02 ( 200 6.01)
G11C 17/00 635
, G11C 17/00 622 E
, G11C 17/00 611 G
