特許
J-GLOBAL ID：201103002523401757
液晶表示装置の作製方法
発明者：
,
出願人/特許権者：
公報種別：特許公報
出願番号（国際出願番号）：特願2000-073577
公開番号（公開出願番号）：特開2001-264804
特許番号：特許第4683688号
出願日： 2000年03月16日
公開日（公表日）： 2001年09月26日
請求項（抜粋）：
【請求項1】 画素電極と共通電極との間に基板とほぼ平行な電界を生じさせる液晶表示装置の作製方法であって、
前記基板上に第1のマスクでゲート配線及び前記共通電極を形成し、
前記ゲート配線及び前記共通電極を覆う絶縁膜を形成し、
前記絶縁膜上に第1の非晶質半導体膜を形成し、
前記第1の非晶質半導体膜上にn型を付与する不純物元素を含む第2の非晶質半導体膜を形成し、
前記第2の非晶質半導体膜上に第1の導電膜を形成し、
前記第1の導電膜を第2のマスクでパターニングし、
前記第2の非晶質半導体膜を前記第2のマスクでパターニングし、
前記第1の非晶質半導体膜を前記第2のマスクでパターニングし、
前記絶縁膜、及び前記第2のマスクでパターニングされた前記第1の導電膜と接して重なる第2の導電膜を形成し、
前記第2の導電膜を、第3のマスクでパターニングし、
前記第2のマスクでパターニングされた前記第1の導電膜を前記第3のマスクでパターニングしてソース配線及び前記画素電極を形成し、
前記第2のマスクでパターニングされた前記第2の非晶質半導体膜を前記第3のマスクでパターニングしてソース領域及びドレイン領域を形成し、
前記第3のマスクでパターニングされた前記第2の導電膜は、前記ソース配線を覆い、かつ前記ゲート配線上で前記絶縁膜と接して重なる部分を有することを特徴とする液晶表示装置の作製方法。
IPC (5件)：
G02F 1/1368 ( 200 6.01)
, G02F 1/1345 ( 200 6.01)
, G09F 9/30 ( 200 6.01)
, H01L 29/786 ( 200 6.01)
, H01L 21/336 ( 200 6.01)
G02F 1/136
, G02F 1/134
, G09F 9/30 338
, H01L 29/78 612 D
, H01L 29/78 627 C
