特許
J-GLOBAL ID：201103005250726401
半導体装置及びその製造方法
発明者：
,
,
出願人/特許権者：
代理人 (2件)：
筒井 大和
, 作田 康夫
公報種別：特許公報
出願番号（国際出願番号）：特願平11-142770
公開番号（公開出願番号）：特開2000-049119
特許番号：特許第3878358号
出願日： 1999年05月24日
公開日（公表日）： 2000年02月18日
請求項（抜粋）：
【請求項1】 半導体基板上にビアスタッド又は/及び配線を有する絶縁層を備え、前記ビアスタッド又は/及び配線はビアホール又は/及びトレンチの内表面に形成されたチタン、タンタル、タングステン、コバルト或いはその窒化物又は合金のうちいずれか一種類を含む導電体からなるバリヤー層を介して全体が同一金属による無電解めっき後電気めっきによって形成されていることを特徴とする半導体装置。
IPC (5件)：
H01L 21/288 ( 200 6.01)
, C23C 18/16 ( 200 6.01)
, C23C 18/40 ( 200 6.01)
, C25D 7/12 ( 200 6.01)
, H01L 21/3205 ( 200 6.01)
H01L 21/288 Z
, C23C 18/16 B
, C23C 18/40
, C25D 7/12
, H01L 21/88 B
出願人引用 (6件)
全件表示
審査官引用 (6件)
全件表示
前のページに戻る
