特許
J-GLOBAL ID：201103009181006995
トレンチ・キャパシタの形成方法
発明者：
,
,
,
,
,
出願人/特許権者：
,
代理人 (1件)：
坂口 博 (外1名)
公報種別：特許公報
出願番号（国際出願番号）：特願平11-214764
公開番号（公開出願番号）：特開2000-058779
特許番号：特許第3452511号
出願日： 1999年07月29日
公開日（公表日）： 2000年02月25日
請求項（抜粋）：
【請求項1】半導体基板内にトレンチ・キャパシタを形成する方法であって、(イ)トレンチ壁を有するトレンチをその中に有する半導体基板を設けるステップと、(ロ)前記トレンチ壁の周囲の前記半導体基板の一部に導電種をドープして埋込みプレートを形成するステップと、(ハ)前記トレンチ内の前記トレンチ壁の上にアモルファス・シリコンの層を付着させるステップと、(ニ)前記アモルファス・シリコンを加熱し、それによって前記アモルファス・シリコンが、半球粒状シリコンが前記埋込みプレートと接して前記キャパシタの第1のプレートを形成する半球粒状シリコンとして前記トレンチ壁上に結晶するステップと、(ホ)前記半球粒状シリコンを洗浄しエッチングして前記半球粒状シリコンの粒間の間隔を増すステップと、(ヘ)前記埋込みプレートに接しない前記半球粒状シリコンと前記トレンチ壁の半導体材料から酸化膜を形成するステップと、(ト)前記半球粒状シリコンの上に誘電ノード層を形成するステップと、(チ)前記誘電ノード層を導電材料で被覆して前記キャパシタの第2のプレートを形成するステップとを含む方法。
IPC (2件)：
H01L 21/8242
, H01L 27/108
